在数字阵列雷达系统中,中频数字接收机是其重要组成部分,它是对中频信号进行数据存储及处理的全数字化接收设备,具有可测性高、分辨力强、瞬时带宽大等优势。而数字下变频作为中频数字接收机的核心部件,其作用是将数字化后的中频信号转换为数字基带信号,在完整保留目标信号信息的前提下,通过抽取、滤波进一步降低数据的速率,以便于后续设备进行处理。因此数字下变频模块性能的优劣直接影响着整个数字接收机系统。本文将围绕数字下变频的关键技术及其改进实现展开研究,以实现四通道、抽取因子可变的数字下变频集成电路为目标,论文主要包括以下几个方面:首先,简要介绍了数字阵列雷达系统的组成,讨论了数字下变频的实现方式以及国内外研究现状,接着深入研究了数字下变频相关基本理论,主要包括采样理论、多速率数字信号处理理论、数字正交变换理论以及数字滤波器理论等。其次,设计了四通道数字下变频电路的系统结构,并对关键模块进行了改进,主要包括利用改进CORDIC算法代替传统查表法实现数控振荡器(NCO)模块、采用二阶Booth算法实现乘法器模块以及设计了抽取因子可变、可配置低通滤波器模块。本文设计的数字下变频系统具有消耗硬件资源较少、运算速度快,结构简单易于硬件实现的优势。最后,采用FPGA原型验证技术对数字下变频电路进行验证,并基于SMIC标准工艺库完成了逻辑综合。数字下变频电路经过逻辑综合后的面积约为,最高工作频率为160MHz。目前,该数字下变频芯片作为阵列雷达信号处理单元工作性能良好,技术指标能够满足设计要求。