随着芯片集成度的飞速提高，集成电路的设计已经进入SOC时代。数字电视是在模拟电视的基础上，为了达到高分辨率的图象质量性能而发展起来的，数字电视信源集成解码芯片是数字电视接收机的一个关键部分。本文以数字电视信源集成解码芯片中的音频解码为设计目标，从信源解码中各模块的算法级联调和FPGA验证入手，在深入研究音频解码算法并对其进行改进的基础上，具体提出了基于RISC核的数字电视(for DVB)音频解码设计策略。 信源集成解码芯片的设计，就是将系统层、视频和音频的解码算法映射到处理器设计空间的过程。把TS流解复用、视频解码和音频解码集成到一块芯片上，并嵌入RISC核来负责整个系统控制和部分算法任务，是当今数字电视信源解码芯片设计的趋势。在我们的数字电视信源解码芯片设计方案中，也采用了把TS流解复用、视频解码和音频解码集成到一块芯片上的解决方法，内嵌的cpu是ARM920T RISC核，用来负责系统总控，并承担TS流解复用和音频解码任务。本文提出了TS流解复用、视频解码和音频解码三个模块的C语言联调策略，着重介绍了音频联调程序的具体实现方案，并提出了基于Altera FPGA的信源解码器仿真验证方案 目前国际和商业上通用的音频编码方法有很多，例如：MPEG-1 LayerⅢ(MP3)、MPEG-2LayerⅠ LayerⅡ、MPEG-2 AAC、Dolby AC-3、MPEG-4 AAC等。而应用在数字电视主流制式中的音频压缩标准是：欧洲DVB标准中的MPEG-2 audio layerⅠ、layerⅡ；美国ATSC标准中的AC-3以及E-AC-3。本文在研究DVB音频算法标准的基础上，指出了子带综合滤波器组占整个音频解码中的绝大部分运算量，分析了MPEG标准中所建议的子带综合滤波算法的缺陷，通过对标准附录中的常系数表的观察，根据它们存在对称性和数据重复的特点进行了优化，使得对合成窗系数表和位分配表的存储量下降了一半以上；接着对滤波器组的流程也进行了优化，使得中间向量的存储量大为下降，并且引入32-point DCT运算，以便进一步采用快速算法，本文在参考有关DCT快速算法的文献的基础上，采用了将32点DCT根据齐偶分开拆成四个8点OCT的方法，再结合一些编程技巧，使得整个滤波器组的运算量下降大约60％。 ARM作为一种16／32位的高性能、低成本、低功耗的嵌入式RISC微处理器，目前已经成为应用最为广泛的嵌入式微处理器。本文在正式介绍基于ARM920T RISC核的音频解码设计之前，先完整地介绍了数字电视(for DVB)音频解码的设计流程：先全精度描述音频解码算法；再对其进行有限精度的定点化改造；然后重点描述了音频解码的基于ARM920T Core的ARMulator软件仿真策略，以及基于Samsung S3C2410(ARM920T Core)的开发板的移植方法。音频解码速度和性能是评判音频解码器优劣的重要指标，在笔者的音频解码算法改进中，采用了两种方案(32-point DCT和four 8-point DCT)，本文在对一些有代表性的音频测试码流进行测试的基础上，详细列表比较了这两个版本的定点解码程序和MPEG-2标准建议算法的定点解码程序的解码速度和信噪比。