传统的可重构架构,例如现场可编程门阵列（FPGA）面临存储资源稀缺和路由开销较大等问题,难以满足未来数据密集型应用的需求。忆阻器能够在器件级实现存储计算一体化,基于忆阻器实现的存算互换架构有望解决上述问题。存算互换架构基于忆阻器交叉阵列结构实现,可将逻辑、互连和内存无缝地合并在一起,从而提供了更大的硬件资源灵活性,可以灵活地处理数据密集型或计算密集型应用程序,目前已得到了广泛的关注。虽然新型存算互换架构实现了更大灵活度的可重构能力,但该架构也带来了设计的复杂性。首先,由于存算互换架构与传统FPGA在体系结构上的差异,导致现有针对FPGA设计的CAD流程和布局布线算法不再适用于该架构。其次,存算互换架构硬件资源配置的灵活性,带来了延迟和功耗等性能代价。如何保持存算互换架构硬件资源配置的灵活性的同时,最小化延迟和功耗等代价是存算互换架构面临的关键问题。为了应对这些挑战,本文的主要工作如下:（1）针对存算互换架构的特点,对面向FPGA架构的VTR自动化设计工具中的布局布线算法进行研究和改进,设计了基于固定资源分区方式的布局布线算法。实现了电路到存算互换架构的布局布线过程,初步解决了面向存算互换架构的布局布线问题。（2）针对存算互换架构硬件资源配置灵活性的特点,实现了面向存算互换架构的自适应资源分区布局布线算法。该算法可根据存算互换架构中每个处理单元的实际使用情况来自适应地划分每个处理单元中的硬件资源分区,在保持存算互换架构硬件资源配置的灵活性的同时,优化了延迟和功耗等性能代价,进一步提高了映射质量。本文在MCNC基准电路上验证了本文提出的两种布局布线算法。实验结果表明,两种算法均可以有效地将电路映射到存算互换架构中,有效地利用存算互换架构提供的灵活资源。因此与传统的FPGA和基于忆阻器的FPGA相比,存算互换架构的延迟分别减少了60.9%和17.1%,功耗分别减少了46.5%和6.6%。此外,与固定资源分区的布局布线算法相比,自适应资源分区的布局布线算法可将存算互换架构的映射质量提高25.7%。