过采样∑-△ADC由于具有低成本、高分辨率、输入信号带宽大、对模拟滤波器要求低、对模拟器件的匹配要求不高等优点,逐步成为中低速、高精度模数转换器的主流产品。∑-△调制器是∑-△ADC中的核心部分,决定了整个转换器所能达到的精度和带宽,是目前∑-△ADC研究中的一个热点。本文研究了过采样∑-△ADC的工作原理及结构特征,着重对高精度宽带∑-△ADC中的调制器进行了分析研究。设计了一个用于16位40MHz过采样∑-△ADC中的调制器,用Matlab/Simulink工具从系统级对调制器进行建模、仿真,得到符合设计要求的调制器结构及过采样率、阶数、量化位数等参数,对电路实现过程中可能出现的非理想因素进行建模并讨论了其对调制器性能的影响。设计了调制器具体的系统电路和模块电路,模块电路包括开关电容积分器电路、运算放大器电路、比较器电路、量化器电路和两相时钟生成电路等。使用Cadence工具对调制器各模块及整个系统电路进行设计、仿真。本文设计的∑-△调制器采用的是2-1-1级联结构,由全差分开关电容电路实现,采样时钟为40MHz,过采样率为32,采用TSMC 1层多晶、五层金属、N阱0.25μmCMOS工艺实现,电路仿真与行为级仿真得到的结果一致,验证了电路设计的合理性。同时对调制器中的运算放大器进行了版图设计,为整个调制器版图的设计打下了基础。