复杂电磁环境下的电子战在现代化战场中扮演着十分关键的角色,而接收机作为在各种电子对抗系统中的重要设备一直是研究的一个热点。接收机也经历了从模拟接收机到数字接收机、从传统接收机到信道化接收机的演变。数字信道化接收机同时具有数字接收机和信道化接收机的优势,它的特点主要体现在:覆盖频带宽、动态范围大、能并行处理多个信号等方面。因此,数字信道化接收机能够更好地满足现代化信息对抗战对接收机的需求。而近年来备受瞩目的系统级芯片SoC兼具了软件与硬件各自的优势,在软件无线电的解决方案中已经逐渐占据着主导地位,因此本次系统设计所依靠的平台便是一款SoC。本文就无线数字信道化接收机的各种实现结构进行了探索与研究,并在此基础上进一步研究推导出了对应于各种不同应用场景的基于多相DFT(Discrete Fourier Transform)的数字信道化高效结构。同时,本文还针对数字信道化结构可能存在的诸如信道覆盖盲区、相邻信道模糊、大带宽信号跨信道等热点问题进行了相关学习与研究。作为宽带数字接收机的一部分,本次设计完成了256个子信道的数字信道化设计以及基于该数字信道化的64路并行数字下变频器的设计实现与验证。主要包括数字信道化模块、信道选择器模块、复数混频模块以及抽取与精细滤波模块。根据不同的需求,每一路并行的DDC还可以选择7种不同的带宽输出,对应于7种不同的数据抽取倍数。同时,根据信号的频点位置,FIR滤波器在每一种输出带宽下还设计了4种更加精细的滤波范围,分别为BW/2+BW/8、BW/2+2BW/8、BW/2+3BW/8、BW/2+4BW/8(BW为7种不同的输出带宽)。本次设计采用的芯片为Xilinx Zynq XC7Z020,ADC转换速度以及系统的工作时钟均为102.4 MHz。对于整个接收机系统而言,Zynq作为SoC很好地解决了上位机(PC)与下位机(ARM、FPGA)之间的数据和指令交互的问题。而对于本文所涉及的DDC而言,Zynq则提供了丰富且高集成度的逻辑资源,使得整个设计在资源利用率、可靠性以及性能方面都具有明显的优势。所设计的DDC的数字中频滤波器的形状因子的范围为1.23~1.48,满足设计指标。