论文部分内容阅读
本文主要阐述以太网控制器芯片数字部分的功能的设计。本文首先介绍了课题来源,然后详细介绍了IEEE802.3以太网MAC层协议,并阐述了与以太网控制器有关的算法,之后描述了整个芯片的内部结构、模块划分,重点描述了各个模块的具体设计,最后搭建了测试平台、给出了系统主要子功能模块的功能仿真波形。本文对MAC层的主要功能模块有:FIFO模块,DMA模块,PNP(Plug-and-Play,即插即用)模块,与主机进行通信的ISA总线模块,完成IEEE802.3协议MAC层功能的MAC模块,完成整个芯片复位的复位模块。本文详细介绍了CSMA/CD算法、CRC算法、HASH算法和PNP协议,并完成了这些算法与协议的实现过程,详细给出芯片主要功能模块的设计思想和设计过程。在整个芯片的设计过程中,对模块如何合理划分以及各个模块之间如何协同工作,做了详细的设计。按照TOP-DOWN的设计思路将各个功能模块逐一细化。各个模块之间通过接口信号进行连接进行通信,功能模块内部则由状态机控制时序。在编写代码时,尽量考虑硬件的实现方法,充分考虑了芯片内部的资源合理开销和Verilog硬件描述语言的可并发执行理念,力求做到芯片资源消耗少,以满足产品的成本、性能和实用等要求。在底层电路设计过程中,选用Verilog HDL[1][2]进行描述。最后搭建测试功能验证平台,对各个功能模块进行验证。项目最终的目的是设计出一块完整的以太网控制器芯片。