随着集成电路制造工艺的发展，辐射和干扰引发的软错误日益增多，从而引发的可靠性降低问题已严重限制现代先进微处理器的发展和应用。在体系结构级对微处理器进行容软错误设计能达到较高的软错误覆盖率，并且有助于微处理器体系结构设计人员在设计初期进行容错技术选择和优化。但是，传统的体系结构级容软错误技术一般都需要一定程度的冗余，必然会对微处理器性能和功耗造成影响。动态容软错误设计技术基于软错误易感性（Soft Error Vulnerability）的动态特性对容错技术进行动态选择，能够在满足可靠性要求的前提下，最小化容错设计所带来的额外的性能和功耗开销。本文的研究工作围绕高性能微处理器动态容软错误设计中的关键技术展开。首先，研究软错误易感性的评估模型和评估方法，以建立精确有效的软错误易感性评估框架。对软错误易感性进行精确的量化评估是容软错误设计的基础，有利于体系结构设计人员对微处理器容错设计的选择优化。然后，研究面向软错误易感性的阶段特性捕获技术和划分算法，以深入分析和有效利用软错误易感性的阶段特性。对阶段特性进行研究不仅有助于加速模拟分析过程，还有助于基于阶段特性的系统动态优化。接着，研究面向软错误易感性的预测机制，以建立精确的软错误易感性预测模型。对软错误易感性进行实时精确预测是动态容软错误设计的关键，基于软错误易感性的实时评估对微处理器的容错级别进行动态调整，能够避免“未保护”或“过保护”的情况，从而进一步减小容错设计带来的性能和功耗开销。最后，研究基于软错误易感性预测的动态容错保护技术，以便对微处理器进行低开销容错保护。动态容错管理技术融合了软错误易感性的预测机制，根据软错误易感性的动态变化特性对微处理器进行灵活的动态容错保护，是一种满足可靠性要求的低开销容错设计方法。本文所作的主要创新工作包括：1.提出了精确通用的软错误易感性评估框架。本文通过将改进的软错误易感性评估方法融入到通用的体系结构级模拟器中，建立了精确、通用和快速的软错误易感性评估框架。采用该评估框架，可以对各种应用程序运行时微处理器中多种部件的软错误易感性进行精确评估，从而指导微处理器体系结构设计人员对容软错误设计进行选择优化。软错误易感性评估框架是动态容软错误设计的基础。2.提出了一种最佳的面向软错误易感性的阶段特性识别技术。本文利用基本块信息和性能参数信息对软错误易感性的动态特性进行捕获，并结合k路划分算法和回归树算法对软错误易感性进行阶段划分。通过对比分析利用不同方法得到的面向软错误易感性的阶段特性识别结果，提出利用性能参数和回归树算法相结合的方法能够对软错误易感性的阶段特性进行最佳识别。对软错误易感性的阶段特性进行研究有助于发掘软错误易感性与应用程序特性之间的内在联系，为动态容软错误设计提供了理论支撑。3.提出了基于贝叶斯累加回归树BART（Bayesian Additive Regression Trees）的软错误易感性精确预测模型。本文分别利用简单线性回归SLR（Simple LinearRegression）、推进回归树BRT（Boosted Regression Trees）和BART三种方法对软错误易感性进行预测，对比评估基于不同方法的软错误易感性预测模型。相比SLR和BRT，利用BART方法对软错误易感性进行预测的精确性和鲁棒性最佳。软错误易感性精确预测机制为动态容软错误设计提供理论支撑和实现基础。4.提出了基于软错误易感性精确预测的动态容错保护策略和一个考虑了效能的可靠性评估指标。本文利用块搜索技术建立快速有效的软错误易感性预测器，对应用程序运行过程中的软错误易感性进行实时监测，并根据软错误易感性的实时评估值对微处理器进行动态容错管理。相比传统全冗余容错技术，动态容错保护技术能够在满足可靠性要求的前提下，最小化容错设计的开销。本文还利用可靠效能评估指标对各种不同容错技术进行统一的综合量化评估。本文通过对软错误易感性评估模型、阶段特性、预测机制和容错技术的研究，对高性能微处理器的动态容软错误设计实现进行了有意义的探索。本文的研究成果为实现高性能微处理器的低开销容软错误设计提供了一种实现策略和可行途径。