随着生活质量的提高，人们对视频享受标准提出了更高的要求，有效地推动了视频编码技术的不断进步。联合视频小组在2013年推出了新一代视频编码标准HEVC(HighEfficient Video Coding)，HEVC标准通过采用灵活树状划分结构、非对称预测分割形态、大尺寸变换单元、更多方向的帧内预测手段、自适应采样补偿技术和可并行计算的CABAC熵编码等一系列关键技术，实现视频编码压缩效率在H.264标准的基础上提高一倍左右。同等条件下，CABAC算术编码根据其统计编码理论，可以实现比CAVLC变长编码提高8％～14％左右的压缩效率，但是由于算术编码原理固有的数据依赖性，导致CABAC编码器的数据吞吐率受到一定限制。本文主要对HEVC标准的熵编码模块展开研究，提出了一种高效的CABAC编码器设计方案，并给出了具体的VLSI实现。　　本文首先研究了HEVC标准和CABAC编码算法，对各子模块进行相应优化改进，采用Multi-Bin Multi-Mode的BAE算术编码方式，有效提高了模块设计的数据吞吐率。其次为减小Multi-Bin结构带来的关键路径问题，设计中采用了4级流水的算术编码结构以及概率建模过程前置的解决方案。为保证上下文建模过程能够准确的读取每个语法元素的概率模型，实现中将HEVC标准涉及的所有概率模型间隔存放在5片SRAM中。通过设计仲裁结构有效地避免多个字符Bin对同一块地址数据进行读取带来的冲突问题。为了有效地进行残差数据块的编码，在二进制编码过程中采用读取→扫描→编码的三级流水结构，缩短了编码周期。本设计通过Verilog HDL进行RTL实现，验证表明，基于上述多种改进后设计能够在平均8100个cycle以内完成一个编码树单元CTU的处理，在65nm工艺下设计能够以350MHz的工作频率正常工作，实现4Kx2K@20fps高清视频的实时编码。