ΣΔ调制技术是实现数字传感器最好的技术，采用该技术实现闭环反馈的加速度计具有结构简单、带宽高的特点，同时可以方便的用CMOS工艺实现。本论文在全面分析各种ΣΔ调制加速度计系统的基础上，建立了二阶闭环ΣΔ调制加速度计系统的系统模型，设计出了相应的全差分接口电路实现此系统。　　本文在MATLAB下建立系统模型并验证其性能，这个二阶系统在频率为500Hz的输入信号下信噪比可达到84.8dB。在这个系统中，接口电路需实现电容到电压的转换，信号放大及相位补偿。同时，本文对影响ΣΔ调制系统的非理想因素进行了分析，重点分析了时钟抖动、开关非线性、/KT C噪声、极板运动这四个非理想因素对系统的影响，建立了二阶闭环ΣΔ系统的非理想模型并通过仿真分析了各非理想模块的性能指标。仔细分析了时钟非线性的标准差、采样电容、极板的弹性系数的变化对系统的影响。此外，本文还讨论了其他非理想因素对系统的影响。　　全差分接口电路的设计主要包括全桥平衡模块、电荷放大器模块、采样保持模块、电容补偿模块、高速比较器和数字时序模块等。采用低噪声电荷积分器完成电容电压转换，引入相关双采样降低电路的低频噪声、补偿运放失调和有限增益影响，利用前置补偿器提高系统稳定性。本文分析了系统中的机械噪声和电路噪声对系统性能的影响。重点分析了电路噪声中的前级运放噪声、连线寄生电阻噪声和参考电压源噪声。最后在Hspice下对整体电路进行了仿真，仿真结果表明系统的噪声密度约为10μg/ Hz，系统灵敏度约为0.48v/g。通过仿真证明该电路实现了相应的功能。