低密度奇偶校验码(LDPC)因其译码性能逼近香农限、译码速率快、纠错能力强、理论分析简单等优点,已成为信道编码领域令人瞩目的研究热点之一。由国家广电总局颁布的我国自主研发的中国移动多媒体广播标准(CMMB),其信道编码技术采用了RS码和低密度奇偶校验码。基于CMMB标准的LDPC码,本文从码字构造、译码算法以及译码器硬件实现3个方面开展了研究。本文对高度结构化的CMMB标准LDPC码的构造方法进行了探讨,并将其变换成具有准循环结构的LDPC码,解决了因CMMB标准随机LDPC码校验子矩阵非零元素随机分布导致硬件实现复杂的问题。论文提出了一种交替变换迭代次序的Alternate Shuffled BP算法(ASBP)。通过对各种译码算法进行仿真分析,发现串行的Shuffled BP(SBP)算法节点越晚更新越可靠这一特点,提出了ASBP算法。该译码算法在不降低SBP算法性能的同时,减少了1/dc译码的计算复杂度。本文对一种选择可靠度小的节点优先更新的动态译码算法进行了优化,并对其进行性能仿真和复杂度分析。该动态译码算法不同于分层算法(LBP)随机的节点迭代更新顺序,其译码收敛速度明显提高,译码平均迭代次数减少50%。最后,采用Altera StratixⅡ系列产品EP2S180芯片对CMMB标准0.5码率LDPC码译码器进行FPGA实现和验证。综合考虑硬件实现复杂度和数据吞吐率的要求,选择分层修正最小和算法,并从节省存储资源以及减小布线复杂度方面进行优化,提出了该译码器架构,同时给出各个子模块的详细说明。经验证该译码器共消耗存储资源201Kbit,性能符合CMMB标准要求。