1948年,Shannon利用典型序列概念证明了逼近信道容量限的差错控制编码方法是存在的,但并没有给出具体的构造方法。近几年,编码理论的研究从设计低复杂度且性能上接近Shannon限的信道编译码方案逐渐转移到了如何设计理论上证明可达Shannon限的码。作为一类性能上接近Shannon限且实现复杂度低的信道编码技术,低密度奇偶校验(Low Density Parity Check, LDPC)码目前在各种不同通信场景下的设计及应用研究已经取得了非常丰富的成果。但是,如何从理论上证明LDPC码的优异性能一直是一个未解决的问题。作为LDPC码的一个重要分支—空间耦合LDPC(Spatially Coupled LDPC, SC-LDPC)码因“阈值饱和”特性成为关注的热点。理论研究证明,SC-LDPC码的置信传播(Belief Propagation, BP)阈值可以达到分组LDPC码的最大后验概率(Maximum a Posterior, MAP)阂值,且随着节点度的增大,MAP阈值可以达到Shannon限,因此,空间耦合理论开辟了一条新的设计可达Shannon容量限的码的途径。但目前SC-LDPC码的研究仍处于起步阶段,还有许多问题没有解决。本文将针对LDPC码和SC-LDPC码的应用设计问题进行深入的研究。首先,针对单条耦合链构造的SC-LDPC码速率范围有限的问题,提出了一种并行连接多条不同码率的耦合链来构造具有更大速率范围的SC-LDPC码的方法,通过调整每条链的耦合长度和度分布可以达到不同的码率,这种构造方法不添加额外的节点和边,不改变每条链的度分布。阈值结果表明,在二元删除信道(Binary Erasure Channel, BEC)下,所构造的SC-LDPC码集的BP阈值非常接近Shannon容量限,而且优于相同码率的单条耦合链构造的SC-LDPC码集。其次,基于SC-LDPC码自身的结构特点,提出了一种更易实现的速率兼容SC-LDPC码的设计方案。采用部分重复的扩展方法构造低于母码码率的码,采用随机删余的方法构造高于母码码率的码。所提出的速率兼容方案不需要针对每一个码率设计删余矩阵和扩展矩阵,仅需要通过调整选择比例,重复次数和删余比例三个参数就可以实现。仿真结果表明,所提出的速率兼容SC-LDPC码在BEC和加性高斯白噪声(Additive White Gaussian Noise, AWGN)信道下的阈值都非常接近Shannon限,其中所设计的低码率SC-LDPC码的性能明显优于现有方案所构造的速率兼容SC-LDPC码。然后,利用空间耦合码的阈值饱和特性,设计了一种具有广义空间耦合结构的掩模矩阵,从原模图角度来看,其结构是将两个或多个相同的子图通过一种广义耦合方式连接起来得到。阈值分析结果表明,尽管耦合掩摸矩阵构造的QC-LDPC码集与随机掩摸矩阵构造的QC-LDPC码集的BP阈值几乎相等,但是前者构造的码集的收敛速度要快于后者。性能仿真结果显示,耦合掩摸矩阵所构造的QC-LDPC码具有更优的误码性能。最后,针对三节点译码转发中继网络,提出了一种基于高斯近似的双层延长LDPC码优化算法,能够同时优化上下层变量节点度分布,仿真结果显示,搜索到的双层延长LDPC码集的译码阈值距离理论限的间隔更小,AWGN信道下的误码性能更优；在此基础上,针对常规双层延长LDPC码的设计不考虑中继节点产生的额外校验比特会带来性能损失的问题,提出了一种适用于扩展双层延长LDPC码的度分布联合优化设计方法,以更低的复杂度搜索出更好的逼近容量限的LDPC码。