乘法/加法运算是信号处理的核心运算，加法器采用集成化电路实现，而乘法器则采用程序的方法实现，但是以程序实现的乘法运算速度已经不能满足现代高速信号处理的要求。随着CMOS集成电路工艺向超深亚微米发展，将整个乘法单元集成在数字信号处理器或者微处理器己成为现实。乘法器是信号处理系统的关键部件，所完成一次乘法操作的运算时间基本上决定了信号处理电路的速度。因此，人们为了提高乘法器的性能，对乘法器的结构进行了大量的研究，不断寻找更优更好的结构。 现代多媒体通讯已经开始成为人们生活中的重要组成部分，而且变速率信号处理在实时视频、音频和图象信号处理中占很大的比重。当使用常规乘法器对其处理时，功耗浪费严重，效率低下。本论文针对这种情况，设计了针对变速率信号处理的可重构高速低功耗流水线乘法器电路，其结构新颖灵活、速度高、可以有效节约功耗。 本论文在详细分析了可重构设计思想方法和变频信号在图像及音频通信中应用情况，研究了可重构高速乘法器设计技术。在保证最高频率在2GHz的基础上分析设计了具有频率高(2GHz以上)、输出信号稳定，噪声低等优点的乘法器中的各个功能单元——使用差分放大技术设计了一种新型的灵敏放大器型正沿触发器、全加器及半加器等。基于这些功能单元的设计，采用TSMC 0.25um CMOS工艺(3.3V电源电压)，对设计出的流水级数重构和电压重构两种重构方式的可重构高速乘法器电路进行了模拟仿真，并对其性能进行了分析和总结。该流水重构乘法器运算速度最高可达1GHz以上，针对变速率信号处理最多可降低功耗达36％，电压可重构乘法器最高频率可达到1.8GHz，最多降低功耗60％。