数字存储示波器(DSO)作为通用标准设备,已被广泛用于各种信号测量。其中,便携式DSO作为DSO的一个分支,克服了传统DSO体积大和不易携带等缺点,在一些场合得到了广泛的应用。在采样率方面,由于受到半导体制备工艺与模数转换器(ADC)性价比的限制,在较低成本的情况下,单片ADC无法同时保持高分辨率和高采样率,因此为了提高系统采样效率,一种基于多片ADC并行阵列结构的时间交错采样技术被提出。在数据存储方面,存储深度不仅制约了系统采样时间,而且也限制了连续采样信号的最大时长。因此,为了提高DSO在连续采样模式下的最大时长,一种基于SDRAM的深存储技术被提出。在交错采样失配补偿设计中,本文提出了一种改进的时间交错采样模数转换器(TIADC)失配误差补偿算法。系统通过误差参数和简化的拉格朗日(Lagrange)插值算法分别实现了对偏置、增益的失配误差补偿和采样时间的失配误差补偿。该补偿方法在FPGA中采用低复杂度的定点运算实现,在便携式DSO系统中实现了对双通道ADC采样数据的线上校正。实验结果表明:所提改进方法,在仿真环境下使无杂散动态范围(SFDR)提升了51dB,并且在硬件实现过程中使SFDR优化达45dB。在保持失配误差估计精度和补偿效果优良的前提下,该方法不仅降低了算法的计算复杂度,而且该补偿结构不受TIADC通道数目的限制。在深存储设计中,本文提出了一种基于FPGA+SDRAM结构的深存储控制器设计方案,实现采样数据的深度存储,其存储深度可达8MB。除此之外,其采用FIFO输入输出缓存单元解决了SDRAM在自动刷新操作时的数据丢失问题,并在100MHz时钟频率的条件下,通过仿真平台验证了设计的可行性。在电源管理设计中,本文还设计了具有放电保护的电源管理系统,实现了锂电池充放电管理、负载供电管理以及基于UART总线的电源状态信息监测等功能。