近些年来,硅工艺技术已经使芯片内的时钟频率和微处理器的速度达到几GHz ,然而,由于受到电路以及传输线的限制, I/ O接口电路仅能工作在MHz级,因此,不断发展的高速微处理器、多媒体、虚拟现实、光传输连接、智能路由器以及网络技术的性能越来越受到I/ O接口电路的限制。另外,随着电子产品向便携式发展,低功耗也成为一个突出的要求。我们迫切希望能有一种新的接口技术来更快的传输数据,低压差分信号传输技术(简称LVDS:Low Voltage Differential Signaling)这种高速低功耗接口标准为解决这一瓶颈问题提供了可能。它是一个用于高速信号传输的国际通用接口标准,是一种电流环信号传输技术,电流环的方向(顺时针或逆时针方向)决定逻辑电平(高或低)。LVDS同时具有低功耗、低噪声、低成本等优点。本课题紧紧围绕LVDS接收器的电路设计进行了深入、系统的研究。该LVDS原版电路用于某款复用/解复用芯片中,该应用属于点到点的数据传输。此芯片主要功能是读取16块单板输出的16路低速串行数据和时钟信号(≤25MHz),将16路信号复用成一路高速(≤200MHz)LVDS数据流(内部反馈时钟频率的8倍)。在LVDS接口标准ANSI/TIA/EIA-644,IEEE P1596.3和IEEE Draft P802.3ae/D5.0的基础上分析了使用LVDS的必要性和优点。首先比较了LVDS接收器的不同实现方法,分析了各种方法的优缺点,在选定接收方式的基础上,相对于传统电路,将接收电路主体结构进行了一定的修改。再将整个接收电路分成四大模块:失效保护电路、放大电路、输出缓冲级、偏置电路,分别对这四个模块进行了深入的研究和分析,并采用Cadence的Spectre仿真工具进行了模拟验证。这四个模块电路构成了本设计的主体。由于本课题电路主要为高频模拟电路,故选择了全定制的版图设计方法。本课题基于SMICS公司的0.35um CMOS工艺来实现版图设计,确定了各个功能模块具体的电路结构,选择了恰当的器件及尺寸,并经过了版图验证和后仿真,尽可能的保证了版图的正确性和电路性能的优良。LVDS接收器的GDSII制版数据已经在去年4月中旬提供给SMICS公司,现在已经流片成功。最后,对芯片进一步工作的方向进行了简要的讨论。