随着通信系统速率的不断提高,时钟的质量成为影响系统性能的关键因素。时钟的短期不稳定性(即抖动)直接影响高速电路和系统的最终指标。定时抖动在电气系统中总是存在,人们也越来越关注定时抖动的特征。搞清抖动特征有助于识别抖动根源以便在重新系统设计中减少抖动的出现。为提高电路设计的水平,不可避免地要研究抖动,测试和评估时钟的质量成为很多工程和研究部门必须的工作。一些研究时钟抖动测量的人想到,可以利用对ADC输出信号参数的分析反推采样时钟抖动。此处,待测时钟是ADC的采样时钟。已经有人提出利用ADC测量时钟抖动的几种方法,比如相干采样法(包括简单相干采样法和复杂相干采样法)和信噪比测量法。本文基于简单相干采样法研究了ADC测量时钟抖动的技术。主要的工作如下:(1)主要介绍了抖动的定义和分类,分析了串行通信系统中常见的三种抖动:定时抖动、周期抖动和周期间抖动;并分析了相位噪声和定时抖动的关系。利用SIMULINK搭建了抖动发生器,并在FPGA中实现。(2)推导了简单相干法测量时钟抖动原理,并利用MATLAB模拟ADC测量抖动,进行了仿真验证。(3)在设计ADC硬件测试平台时,难点是产生一个相位可调的高性能的正弦信号以及如何使信号相干。在本文中,设计了两种方案产生正弦信号。一种是利用谐振产生正弦信号,另一种是采用DDS技术产生相位可调的正弦信号,并利用modelsim进行了仿真。为了验证ADC测量结果,在实验中,利用FPGA搭建了抖动发生器。用设计的两种硬件平台分别对抖动发生器生成的抖动进行采集。最后对两种方案得到的实验数据进行了MATLAB分析和比较。