集成电路发展逐渐趋向于高速率低功耗,从上世纪90年代,处理器的速率呈现出指数增长,而系统总线和芯片互连技术却发展缓慢。传统的PCI总线已经满足不了高速CPU对数据读取和写入速度的需求,并且由于其陈旧的总线结构带来的缺陷,已经无法适应系统架构的要求,新的互连技术越来越成为人们关注的焦点。PCI Express总线作为PCI总线的替代品,在兼容PCI总线的同时,提供了最高256GT/S的传输速率,具有大块数据传输效率高、系统拓扑简单、技术门槛低、使用和设计成本低等特点。PCI Express总线使用了最新的高速串行收发器,有效的ACK/NAK协议保证数据链路可靠性,并且在数据发送过程中,使用包的形式发送数据,保证数据高效率发送的同时去除了边带信号,目前已经广泛应用于计算机中本地IO总线。而RapidIO作为新兴产品,在嵌入式系统中得到了广泛的应用,其最高传输速率在仅仅使用4个通道的情况下达到25GT/S,在串行总线小包的传输效率更高、允许更灵活的拓扑结构和多样的处理部件、更好的系统稳定性、更高效率的流控机制、更多级的服务质量和更强的错误管理机制,适用于高实时性、高可靠性的嵌入式系统的设计。本文以高速互连技术作为立足点,介绍高速互连技术物理层的实现方案,包括LVDS、CML、ECL等高速差分电平规范,以及使用了时钟恢复电路、8B/10B编解码等技术的高速串行收发器;同时以PCI Express和Rapid IO的协议及工作原理为基础,分析了各自的优缺点,分别介绍其工作机制和实现基础;在了解了协议及工作原理的基础上,设计有效可靠的硬件测试方案,并设计FPGA测试程序,包括Altera提供的IP核与应用层的设计;最后以FPGA开发板作为硬件测试平台,根据设计的硬件测试方案,实现了FPGA开发板与PC之间的高速DMA数据读写以及FPGA开发板与DSP芯片之间RapidIO通道的数据传输。