在研究大量有关锁相环时钟电路资料的基础之上，本文对锁相环的基本模块——鉴频鉴相器、电荷泵、低通滤波器以及压控振荡器的常用电路进行了结构分析和性能比较；分析了锁相环的基本理论，主要从系统设计角度出发，对锁相环的系统理论进行比较深入的研究，推导出系统参数和电路参数的关系。本文主要设计了一个用于USB2.0PHY时钟恢复电路的锁相环频率综合器，论文主要阐述了这个电路系统的设计方法。电路采用SMIC的0.25um模型库进行设计和仿真。本文不仅成功地设计出中心频率为480MHz的锁相环，而且对其中的关键部件鉴频鉴相器和电荷泵进行了改进，提出了自己的想法，在更大的程度上减小了死区；为了减少系统的相位噪声，本文设计了一个高线性度差分结构的压控振荡器。从锁相环建立时间的仿真结果可知，本文的理论研究结果和实验结果相符。