近年来,随着移动通信系统技术的飞速发展,相关的标准协议得到了越来越广泛的应用。为适应多协议标准的需求,频率可调芯片的研究以及设计问题受到了学术界和产业界的极大关注。与此同时,锁相环频率综合器作为常见的一种高速通信电路,也面临众多的挑战。在纳米级别的CMOS锁相环频率合成器的研究中,由于数字射频技术的日渐成熟,嵌入数模混合结构的可调频率合成器逐渐成为研究热点。这种频率混合器能够输出一定带宽和精度的频率,同时兼具了面积小、功耗低、节约成本、易于集成和方便移植等多种拥有极大的市场价值和广泛的应用前景的良好特性。本设计的选择是考虑了集成电路设计“数字化”的大背景,将传统锁相环的模拟乃至射频模块的电路更多地用数字的方法设计。数控振荡器(DCO)是整个数字锁相环(All Digital Phase Locked Loop,ADPLL)至关重要的模块之一,它在很大程度上影响着整个ADPLL的性能和表现。本文采用65nm CMOS工艺设计了一个应用于5G通信的基于分层调节机制和可调电感模块的LC-DCO,并进行了电路的前仿真、版图设计和后仿真。后仿的结果表明,在电源电压1.2 V下,该DCO的调谐范围覆盖了35~45 GHz,全频带的调谐精度小于500kHz,1MHz频偏处相位噪声低于-90dBc/Hz,核心电路面积约为306μm*139μm,满足设计要求。作为移动无线通信系统方向的一个热点,设计应用于Ka和Ku波段移动无线通信接收机中振荡器电路具有非常广阔的市场前景和重要的工程价值。