论文部分内容阅读
随着微电子技术的不断发展，由高介电材料制作的微型电子器件，具有重大的实用和商业价值，已经成为当前微电子行业最热门的研究课题之一。近年来，一些具有高介电常数的材料引起了广泛的关注，优异的电学性能使其在电子元件微型化上具有重要的应用前景，但仍然存在着许多不足，如材料的介电损耗高;介电性能易受制备条件因素的影响，稳定性差;高介电性能产生的根源还未完全解决，性能改良相对滞后等，这些都将大大制约其实用化。 本文采用传统固相反应法分别制备了基于晶界阻挡层效应的CaCu3Ti4-xSbxO12、NaCu3Ti3NbO12、 LixScyNi1-x-yO高介电陶瓷材料，探讨了合成条件对材料物相纯度、介电性能的影响;研究了Sb5+部分置换Ti4+对CaCu3Ti4O12高介电陶瓷材料电学性能的影响;测试了NaCu3Ti3NbO12、LixScyNi1-x-yO基高介电陶瓷材料室温下的电学性能，探究其高介电响应的物理机制，为此类材料的推广应用奠定基础。 本文将按CaCu3Ti4O12化学计量比准确称量的实验原料充分球磨混合，在950℃分别煅烧8小时和10小时，然后置于马弗炉中于1040℃-1120℃的温度范围内烧结10小时成瓷。结果表明，经过950℃预烧10小时，1100℃烧结10小时合成的CCTO陶瓷样品具有最佳的介电性能。当Sb2O5掺杂含量逐渐增加时，CaCu3Ti4O12陶瓷的晶粒尺寸和晶界厚度均随之减小，且晶界厚度的减少量大于晶粒尺寸的减少量，降低了晶界的绝缘性，由晶界阻挡层效应(IBLC effect)可知其介电常数随Sb2O5掺杂含量增加而变大。 本文通过传统固相反应法合成了NaCu3Ti3NbO12高介电陶瓷材料，其晶粒大小为2-6μm，常温下介电常数大于5000。通过复阻抗谱测试可知，NaCu3Ti3NbO12陶瓷具有半导性晶粒和绝缘性晶界共同组成的非均质微观结构，在变温条件下介电性能更具有频率依赖性，表明与晶界处的Maxwell—Wagner极化效应有关。 本文通过传统固相反应法制备了Li、Sc共掺NiO基介电陶瓷材料，室温条件下表现出高介电常数。由实验结果可知，组分为Li0.10Sc0.02Ni0.88O的样品具有最高的介电常数和最低的介电损耗。当Sc掺杂含量不变时，随着Li掺杂含量的增加，陶瓷样品的晶粒尺寸逐渐增大，介电性能也逐渐优化。通过复阻抗谱分析，LixScyNi1-x-yO高介电陶瓷的介电性能与其晶界阻挡层结构有联系，可用IBLC效应进行解释。