3D-IC是一种系统级架构的新方法，内部含有多个平面器件层的叠层，并经由硅通孔(TSV)在垂直方向实现相互连接。由于集成电路的集成度越来越高以及组件的尺寸越来越小，互联中的RC时间常数将会变得越来越重要。显然，这会很大程度地影响电路的带宽与速度。本文从3D-IC的功耗模型出发，研究TSV互连及再分布层互连线对系统带宽的影响。建立适合系统的完整3D-IC模型，并通过眼图对系统的信号完整性进行验证。首先提出了TSV的结构，在此基础上得到了TSV结构的等效电路模型，分别提取了TSV的各个电学参数。并且讨论了之前提取的各种参数对TSV功耗的影响进而得出了TSV的功耗模型，对仿真结果进行了分析。结合TSV及周边部件的所有寄生参数，提出了更加完备的物理模型，为之后对TSV的带宽和衰减分析打下了基础。对堆叠式TSV和硅中介层互连通过RC时间常数进行预测分析。结合单通道带宽和不同数量的信号I/O，对3D-IC通道进行优化，实现了目标为700Gb/s的系统带宽。并且，提出了TSV在高频下的可扩展性模型，在不同的频段内，对TSV信道的传输特性有着显著影响的设计参数我们也一一列出并进行分析。在时域分析中，我们通过输入一组伪随机数列以得到眼图进行分析。当工作频率不断增加的同时，TSV上传输的信号的衰减会越来越严重。通过上述分析，在频率小于2GHz时，电容是TSV特性的主导因素。另一方面，随着频率的增加，在大于2GHz时，再分布层之间的电感效应将会变得更加重要。所以合理的配置TSV以及周边组件的设计参数和设计材料，以达到系统的性能要求，是改善信号特性，提高系统性能的必不可少的方式。