数字集成电路设计分为半定制(semi-custom)设计和全定制(full-custom)设计。当设计电路规模比较小时，可采用全定制方法以获得更好的性能和更低的功耗，但是随着集成电路设计的发展，电路规模的不断扩大，半定制设计能更好的缩短设计周期和降低成本。本文分别介绍了基于标准单元库的高速FFT芯片的半定制设计和应用于WLAN 802.11a的可编程分频器的全定制设计。 本文针对1024点FFT运算，数据均采用IEEE754标准单精度浮点格式来提高运算精度。在蝶形运算单元的设计中，将复数蝶形运算拆分成实数加减法以及乘法运算，设计实现流水线结构蝶形单元，提高了系统的工作频率。整个系统的运算采用改进结构的FFT流图，从而降低了寻址的复杂度。并利用三角函数关系，提出了新的旋转因子存储方案，降低ROM规模，相比于传统设计，可以将ROM面积降低约75％。 电路设计采用基于TSMC 0.18μm CMOS工艺的标准单元库的半定制方法。完成RTL级编码后，进行逻辑综合和自动布局布线。逻辑综合和版图综合后的报告显示，该处理器的工作频率可以达到167MHz，完成一次1024点FFT运算仅需37.7μs，芯片核面积为10.387 mm<2>，整个芯片的面积为17.59769mm<2>，芯片利用率为23.3675％，芯片功耗约为1.4W。 本文还对数字集成电路的全定制设计进行了研究，采用Jazz 0.18μm CMOS工艺完成了应用于802.11a的PLL频率综合器中的可编程分频器的全定制设计，后仿真波形表明，该模块可在指定工作频率实现可预置的分频功能。