论文部分内容阅读
电路进化设计是演化硬件(Evolvable Hardware: EHW)的一个重要分支,通过模拟自然界生物进化过程可以在无需人为干涉的条件下通过进化操作来进行电路设计,也是演化硬件近年来的一个研究热点。然而,电路进化设计问题的研究目前还处于起步阶段,很多问题需要进行深入的研究。如何改进电路进化设计的收敛速度、规模和实际应用等,仍是极具挑战性的问题。本文的研究工作主要关于模拟电路的进化设计,分别从电路的协同进化设计、基于主动偏差的容差电路进化设计以及模拟电路的多目标优化设计几个方面进行了研究。具体而言,主要研究工作有:(1)针对电路进化设计中的电路规模与收敛速度问题,本论文通过调研发现协同进化在解决复杂问题上具有很大的优势,并将协同进化机制与遗传规划相结合提出了COGP进行电路设计。在此基础上,将COGP算法与现有的分而治之设计方法相结合。结合后的方法能够进化较大规模电路,解决可扩展性问题,并且提高了电路进化设计的收敛速度。多组电路进化的实验结果验证了该算法的有效性。(2)模拟电路中的分立器件的器件值非常容易受到制造公差、器件老化以及环境变化等因素的影响而发生漂移,因此模拟电路的容差设计显得非常必要。本文从进化的角度提出了一种新的电路容差设计方法。首先,给出了器件参数漂移的进化模型——主动偏差模型,用来模仿模拟电路中器件的标称值与实际值之间产生漂移的现象。然后,运用主动偏差模型进行电路的容差设计,提出了基于主动偏差的混合GP算法。使用该算法在容差设计过程中电路对器件参数漂移的容忍范围可以通过设定器件的主动偏差范围进行设定,具有很大的灵活性。通过实验证明该方法可以有效提高所设计电路的容差范围,且容差范围可调,在模拟电路容差设计方面具有很大潜能。(3)针对模拟电路的多目标设计问题,本文实现了一种基于快速Parato排序的多目标优化方法——NSGP。该方法充分利用了快速Parato排序与GP的优点,进化过程中可以同时兼顾电路的性能和电路的规模两个目标。通过实验证明了NSGP方法可以一次设计出十个以上的Parato最优解,每个Parato最优解即表示一个目标电路,表明了NSGP在电路多目标设计中的优越性能。