信道仿真仪能够在实验室环境下真实的再现无线信道的传播环境,信道仿真仪具有很广泛的应用,在工程上可以应用到各种无线通信设备的测试中,在学术上可以应用到信道建模的研究中。随着无线通信技术的继续发展,信道仿真仪将有更多的挑战,主要存在三个方面的问题。对信道抽头系数序列采样率与输入信号采样率不一致的处理,信道仿真仪支持高带宽下需要更高的径时延分辨率,以及高实时性低资源占用率的卷积方案。本文以软件无线电原理为基础,介绍信道仿真仪软硬件的组成,以基带FPGA部分的功能为出发点,通过信道仿真理论与FPGA开发的实际特点相结合,研究了其在基带部分的三个关键技术,并设计和实现了相关模块。论文的主要工作和创新点包括:第一,通过实时高效高精度的插值算法实现信道抽头系数与输入信号的采样率的匹配。无线信道模型抽头系数通过计算能力强的DSP通过标准模型公式生成,其抽头序列的信道采样率只与最大多普勒频移有关,在信道仿真仪中发射端天线的发射信号有射频输入有关,其采样率与信道仿真仪的硬件平台有关,因此在基带进行二者的信道卷积时,其采样率不一致,需要在此之前对信道抽头系数进行插值处理,提高其采样率。本文充分利用FPGA与DSP的不同优势,通过对数据帧格式和插值算法的设计,实现了对信道抽头系数的插值。第二,针对信道模型的径时延范围较大,将时延模块分成整数时延和分数时延分别处理。在信道模型仿真中,往往存在多径的仿真,多径时延的跨度较大。在信道仿真仪中对于已定的时钟频率,时延所对应的时钟数通常不是整数,因此,对于信号进行延迟,需要分为整数时延和分数时延分别进行处理。本文对于整数时延,通过对双口 RAM读写地址的改写,可以实现多径的整数延时,通过Farrow结构的滤波器进行简化设计,实现高分辨率的分数时延滤波器。第三,通过分析时频域信道卷积的实时性和资源占用情况,设计满足当前信道仿真仪需求的卷积方案。对于信道卷积的处理,一般分为时域和频域处理两种方法。本文结合标准信道模型的特点,在研究了时域与频域处理的方法后,对信道仿真仪中卷积模块进行方案设计。本文围绕信道仿真仪基带FPGA的三大功能模块,对相关关键技术进行研究,最后进行相关设计,实现了相关功能。