H.264/AVC是ITU-TVCEG和ISO/IEC MPEG联合制定的最新视频编码国际标准，是目前图像通信研究领域的热点问题之一。H.264的视频编码层(VCL)采用了许多新技术使得编码性能大幅度提高，与以往的视频编解码标准相比，在相同的码率下，H.264具有更佳的图像质量，这使得H.264在无线通信和网络传输等低码率视频应用领域得到更为广泛的应用。但这是以复杂度的成倍增加为代价的，这就使得H.264在实时的视频编码及传输应用中面临着巨大的挑战。 用高性能数字信号处理器(DSP)来实现H.264实时编码器是一种快速有效的方法，有助于H.264视频标准的迅速推广和应用。ADSP-BF561处理器性能卓越，具有600MHz的主频，且集成了一套通用的数字图像处理外围设备接口，为多媒体和图像应用创建了一个完美的系统级片上解决方案。 本论文的研究目的是针对低码率视频传输的需要，研究、实现一套基于H.264标准的视频编码系统，并探讨了H.264软件编码器在DSP上的实现及优化方法。本论文的主要工作有： 首先，研究了与图像编码相关的基本思想和理论基础，对H.264视频编码标准的帧内预测、帧间预测、运动估计、整数变换与量化、熵编码进行了详细的分析。 其次，着重对ADSP-BF561芯片的硬件特性，如内核结构、内存管理、存储系统、事件处理、DMA控制器和指令集进行了学习，并以ADSP-BF561评估板为平台，研究了视频采集系统的设计，重点学习了PPIDMA的使用。 最后，研究了X264编码器模型的软件实现方案，完成基于PC机的X264编码器模型的整体结构优化。对移植后的程序从编译器优化策略、cache功能应用和汇编优化3个方面做了优化，明显改善了编码器的性能。另外，探讨了PPI视频输入帧缓存区的结构设计，它对H.264编码器的实时性有着重要影响。