论文部分内容阅读
压缩编码技术对图像处理中大量数据的存储和传输至关重要。传统静止图像压缩技术,如著名的JPEG标准,在众多新型应用背景下已不能满足对压缩图像质量进一步提高的要求。最新静止图像压缩标准JPEG2000采用基于提升算法的离散小波变换作为其核心变换算法,采用基于位平面的算术编码作为核心编码算法,在编码效率和复原图像质量上均远优于JPEG等传统算法,今后必将在静止图像压缩领域占据主导地位。JPEG2000的专用芯片已经成功开发并获得应用,但是应用起来还是有一定的限制。本文正是在这个背景下,深入研究了JPEG2000标准中小波变换和基于位平面的算术编码的硬件实现技术。本文在深入理解JPEG2000编码算法的基础上,着重研究了基于提升格式的小波变换和基于位平面的算术编码等核心单元的算法原理,并对算法的软件实现流程进行改进和优化,提出VLSI设计方案。接着按照自顶向下的设计方法,分别对提升格式的二维小波变换,基于位平面的算术编码等核心单元进行逻辑功能分割及模块划分,然后分别实现各子模块设计,最终完成整个系统设计。在对二维小波变换结构研究中,针对小波算法传统的行变换结束后才能进行列变换的串行结构的不足,提出了一种基于行的二维离散小波变换并行结构。在该结构中,只需完成两行的行变换即可开始进行列变换,即行变换和列变换是并行进行的,这使得小波变换的计算效率得到明显提高。本文利用高级硬件描述语言VHDL对设计的各子模块进行了功能仿真和逻辑综合,验证了用FPGA实现的小波变换设计结构的可行性和有效性。在对基于位平面的算术编码结构研究中,为了降低了算法复杂度,提高编码器的编码效率并降低硬件规模,首先改进了基于位平面编码算法,然后给出了由概率索引、概率更新、编码和输出模块构成的算术编码器的结构图,并对编码器做了整体设计和仿真,通过仿真表明了用FPGA实现的算术编码效率有了一定的提高。