信道编码技术是未来宽带无线通信系统中关键技术之一,而低密度奇偶校验码(LDPC)由于具有逼近香农限的性能,成为信道编码研究领域的一个热点。在简单回顾了信道编码的发展背景及LDPC码的理论基础后,本文主要对LDPC码的编译码技术进行了深入研究。根据IEEE802.16e标准中LDPC码的设计方案,本文深入研究了两种快速编码算法,并在QuartusⅡ平台下采用基于分块矩阵的R-U编码算法设计和实现了标准中规定的一种码长为2304,码率为1/2的LDPC码编码器模块。通过理论分析和FPGA验证结果,用事实证明了在IEEE802.16e标准中的LDPC码,通过合理的构造H矩阵,降低了编码的复杂度,真正的实现了线性编码。针对归一化最小和译码算法在输入的最小值与其它值相差非常大的情况下,归一化后的校验节点更新值反而远离置信传播译码算法的实际更新值,从而导致译码性能下降的问题。本文提出一种通过判断最小值与次小值的关系来修正归一化因子的改进算法,并和原来的归一化最小和(NMS)算法进行了比较。仿真结果表明:本文提出的改进算法在继承归一化最小和算法易于硬件实现优点的基础上,仅用较小的算法复杂度增加,可使算法性能得到进一步提高,更加逼近置信传播(BP)算法的性能。最后,根据改进算法提出了支持IEEE802.16e标准的LDPC码译码器结构,并对译码器的关键参数和主要模块进行了设计。