上世纪中叶第一块集成电路芯片的出现,标志着由电子管和晶体管制造电子整机的时代发生了量和质的飞跃,创造了一个前所未有的具有极强渗透力和旺盛生命力的新兴产业集成电路产业。经过半个多世纪的时间,集成电路始终沿着摩尔定律高速发展。特征尺寸的不断缩小和集成度的不断提高也推动这集成电路的设计方法学发生着巨大的变化,从最初的以器件为核心的第一代设计方法,演进到以互连线为中心的第二代设计方法,直至目前的可制造性和成品率驱动的第三代设计方法。建模和仿真作为重要的设计手段,一直贯穿于集成电路的设计流程中。特别是随着集成电路的特征工艺尺寸的不断缩小和集成度的提高,建模和仿真在可以缩短设计周期的同时,大幅节省了额外的生产制造验证的研发成本,更被广泛使用。本文针对集成电路工艺尺寸不断缩小引起的光刻掩膜版仿真问题和集成度提高所引起的非线性电路快速仿真中的模型降阶问题这两方面展开了深入的研究工作。本论文的第一部分针对光刻掩膜版精确仿真问题,提出了并行的广义特征振荡谱元方法。该方法首先对掩膜版结构采取垂直划分的方式,得到数量很少的特征垂直掩模结构,只需求解特征垂直掩模结构的电场的特征函数和特征值,并使用它们作为基函数来表征掩模版所有垂直结构中任意一个的电场分量,因而极大地缩短了建模时间；其次,该方法采用了基于非连续伽勒金的谱元方法求解特征垂直掩模结构的电场的特征值问题和特解问题,实现了特征函数在存在介电常数阶跃跳变的区域的连续表示,这就避免了波导方法采用高阶傅立叶级数展开所带来的计算复杂度和误差,因此具有精度高的优点；接着,该方法对所有垂直掩模结构的电场计算采用了施瓦茨迭代和多核并行计算的技术,使得本方法可以处理实际大规模任意结构(非周期)移相掩模版的建模,大幅提高了建模效率。利用该方法,可以从移相掩模优化和版图设计优化两个方面来提高光刻工艺的分辨率。提高了版图设计和光刻工艺优化的效率,缩短设计周期,降低了光刻工艺可制造性研发成本。本论文的第二部分针对非线性电路快速仿真中的模型降阶问题,提出了基于小波配置点的状态空间轨迹分段线性时域模型降阶方法。首先,该方法在时域内直接进行降阶,避免了传统方法在频域内降阶后再转移到时域时引入的额外误差；其次,该方法利用小波基函数具有多重尺度和自适应的特性,从而使得降阶后模型在时域可以保证更高的精度；最后,该方法通过小波基函数的压扩方法,可以有效的在整个时域区间内控制误差的分布,从而在高层次的仿真中得到更好的结果。本文采用较为完整的数值试验证明了以上方法的正确性与有效性。