论文部分内容阅读
模数转换器是现代模数混合电路的重要部件，除了静态和动态指标外，面积和功耗已经成为设计中首要关注的参数。由于采用了过采样技术，Sigma-DeltaADC可实现较高的信噪比和转换精度，因此被广泛的应用在生命探测仪、地震仪和陀螺仪等当中。Sigma-Delta ADC由Sigma-Delta调制器和数字抽取滤波器组成，并且其面积和功耗主要由数字抽取滤波器来决定。常用的数字抽取滤波器有级联积分梳状滤波器、FIR补偿滤波器和半带抽取滤波器。级联积分梳状滤波器工作在高采样频率下会消耗大量的功率，而FIR补偿滤波器和半带抽取滤波器需要大量的存储器来存储滤波器的系数，增加了面积的使用。为了解决上述问题，必须对滤波器的结构进行改进。本文的主要目的是设计一个低功耗和小面积的数字抽取滤波器来应用到Sigma-DeltaADC中。论文对传统的数字抽取滤波器的结构进行了改进，它由一个五级级联的级联积分梳状滤波器、一个FIR补偿滤波器和一个两级级联的半带抽取滤波器级联而成。其中级联积分梳状滤波器采用递归结构来减小功率的消耗；FIR补偿滤波器和半带抽取滤波器采用CSD编码技术对滤波器的系数进行处理来减少面积的使用。本文在0.18um的CMOS工艺下，实现了一个输入采样频率为1024kHz，输出采样频率为2kHz，输出位宽为18bits的数字抽取滤波器。仿真结果表明，在降采样倍数为512和工作电压为3.3V时，滤波器输出的有效位宽达到18.3位，信噪比达到110dB，功率消耗低于410mW，芯片的面积小于1.3x1.3mm~2。