随着片上系统(system-on-a-chip，SoC)应用需要和半导体CMOS工艺进步，要求模拟电路的电源电压随数字电路同步降低，同时，以通信和消费类电子为代表的手持式设备对芯片的功耗提出了苛刻的要求。因此，低电压低功耗的模拟电路设计越来越成为研究的热点。半导体工艺技术的进步给模拟集成电路设计带来了机遇和挑战。一方面，随着工艺尺寸的减小，MOS管子的本征频率在不断的增加。然而另一方面MOS管的本征增益却在不断的下降，并且低的电源电压也给模拟电路的设计带来了挑战。作为沟通模拟域和数字域的桥梁，模数转换器(analog-to-digital converter，ADC)成为SoC必不可少的部分。　　本文主要研究在低电压条件下的高性能、低功耗的ADC，特别是流水线型ADC技术，通过提出新的电路结构，结合合适的芯片后端物理设计等技术，完成了四款流水线ADC设计，并完成了其中三款流水线ADC测试工作。本论文研究创新包括：　　1.提出了一种适用于sub-1V电源电压的流水线ADC结构，在保持信噪比的情况下降低了对运放输出摆幅的要求；　　2.提出了一种新的运放电路，可以消除连续级间运放共享引入的运放输入失调误差；　　3.提出了一种改进型的去除传统采样保持放大器(SHA)的电路结构，可以进一步降低流水线ADC的功耗；　　4.提出了一种MDAC闭环建立模型，并求出了闭环带宽最大值，在设计时，可以根据所需要的闭环带宽来得出对应的运放电流，实现功耗最优。