随着信息技术的发展，信息安全变得日益重要。由于密码分析水平、芯片处理能力的不断进步，目前广泛使用的DES算法的安全强度已经不能满足新的应用要求，所以研究新的加密标准AES(Advanced Encryption Standard)的算法与实现具有重要的现实意义。首先，本文分析了AES算法的加密流程和解密流程的基本变换和步骤，讨论了等价解密算法以及密钥扩展算法的基本原理。其次，本文提出了高速低成本AES软核的设计方案并且进行了实现，对设计结果进行了仿真、综合与验证。为了设计出具有高速数据处理能力的AES核，本文提出采用轮内部流水与轮外部流水相结合的混合流水线的加密解密结构，设计出的AES核的最高工作频率为125MHz，此时数据吞吐量可以高达16Gbps，远远高于绝大多数已知AES核的数据处理速度。另外，为了实现硬件成本最小化，本文经过分析采用了等效解密算法，从而在整体架构的设计上将加密与解密硬件资源进行了整合共用；在此基础上，对AES算法的各个主要变换都以低成本设计为目标，比如在字节替换时提出采用复合域变换的设计方法，在列混合部分提出采用字节级设计等，最终实现的AES核的等效硬件门数为177.9K，平均每门硬件开销的数据吞吐量高达89.9Kbps，和已知的各种方案设计出的AES核比较，达到了极高的硬件使用效率。综合以上两个方面的考虑，本文最终设计出了一款高速、低成本的AES算法的IP软核。再次，本文设计了AMBA AHB总线IP核的实现方案，包括Full AHB和AHB-LITE两种AHB总线结构。在为Full AHB核设计总线仲裁器时，文章提出了一种新的用于片上总线仲裁器的仲裁算法一自适应仲裁算法，并且对该算法进行了硬件实现。仿真结果表明，与传统仲裁算法相比，该算法可以更加合理地进行总线带宽分配。另外，本文为AES核设计了基于AMBA AHB总线的接口转换模块，该接口转换模块的功能是进行AES核与AHB总线之间控制、地址和数据信号的时序转换，从而方便该AES核在采用AMBA总线的SoC系统中的应用。最后，论文对所做的工作进行了总结和分析，指出了设计中的不足和有待改进的地方，提出了下一步研究工作的方向以及具体内容。