近年来，氧化物薄膜晶体管（Thin-film transistors, TFTs）凭借着高电子迁移率、低成本、与柔性衬底兼容性好且能大面积生产、透光性能良好等优势，引起了广大研究者的兴趣。在众多的氧化物半导体中，铟锌氧化物（IZO）不仅能够在室温条件下完成制备过程，而且电子迁移率也通常较高（>10cm2/Vs）。IZO这些优势在平板显示、电子纸、生物传感等领域具有巨大的潜力和应用价值。在IZO氧化物薄膜晶体管相关文献报道中，通常采用致密的SiO2或者SiNx薄膜作为栅介质，由于栅介质介电常数较低，这种栅介质电容较小，因此器件的工作电压较高（＞20V）。与此同时，文献中报道的氧化物薄膜晶体管工艺程序复杂，需要经过多次薄膜沉积，并且需要复杂的光刻掩膜工艺完成器件的研制，这极大地增加了工艺成本。在这一背景下，本文围绕如何降低器件工作电压和工艺成本展开研究。论文主要有以下几方面内容：一是在室温条件下采用PECVD工艺制备SiO2质子导电膜。研究发现:厚度为500纳米SiO2膜的双电层电容在1Hz时达到了在6.2μF/cm2，这比同等厚度的致密的SiO2膜的电容高出几个数量级，同时测试表明纳米SiO2膜导电率为5.6×10-5S/cm。二是采用单步掩膜法研制了具有底栅结构的无结IZO薄膜晶体管。由于超强的双电层静电调控特性，器件的工作电压仅为1.5V。研制的IZO薄膜晶体管具有优异的电学性能：亚阈值斜率为110V/decade，迁移率为21.5cm2/Vs，开关电流比为6×106。三是提出了具有单侧栅和双侧栅结构的IZO无结薄膜晶体管，并测试了器件电学性能。基于双侧栅IZO无结薄膜晶体管的结构特点，将双侧栅作为逻辑信号的输入端，将源漏电流作为逻辑信号输出，有望实现逻辑“与门”操作。这种基于全室温一步掩模法工艺制备的IZO氧化物薄膜晶体管具有低工作电压，工艺简单，稳定性能较好，成本低廉等优点，有望应用于未来低电压低功耗电子产品中。