论文部分内容阅读
频率合成器是现代电子系统的重要组成部分,是决定电子通讯系统性能的关键部件。随着现代通信技术的发展,系统对频率合成器的精度、频率分辨率、转换时间和频谱纯度等指标提出了越来越高的要求。微波由于具有波长较短、频带较宽以及与大气相互作用等特性,已广泛应用于制导、电子对抗、微波通信等领域。本课题即是为了研制小步进情况下的低相噪微波波段频率合成器。频率合成技术关注的是如何得到纯净的频率源,本文首先介绍了频率合成器的主要结构,包括直接频率合成、间接频率合成(即锁相环合成技术)、直接数字合成(Direct Digital Synthesis, DDS)以及混合式结构。从相位噪声和杂散的角度分析了这些频率合成方案的优缺点。为了分析级联系统的输出相位噪声及杂散,接下来针对频率合成器的主要部件,如锁相环(Phase Locked Loop, PLL)、混频器、分频器和倍频器,推导出相位噪声模型并分析了这些器件产生杂散的主要原因。除此之外,在频率综合器设计中,电磁屏蔽也是必须要考虑的一个环节。接下来给出了电磁屏蔽的注意事项。然后结合以上的分析,给出了频率综合系统设计的流程,为频率合成器系统级设计奠定基础。在以上分析的基础之上,根据项目要求,本文提出了采用混频锁相环结构实现11.1～13.1 GHz小步进、低相位噪声频率合成器的设计方案。该方案存在的主要问题是变频后,信号的相对带宽大大增加,锁相环反馈分频器N值变化范围增大,致使等效VCO增益在整个信号通带内变化太大,从而导致整个通带内的相位噪声曲线的不一致。为了改善这一缺点,我们提出了通过实时改变环路参数来保持相位噪声一致性的方法。实验结果表明,我们提出的改善相位噪声一致性的方法是可行的,大大改善了频率合成器输出相位噪声一致性,频率合成器的指标也达到了设计要求。频率合成器频率步进为10MHz ,在11.1～13.1GHz范围内,相位噪声达到-84dBc/Hz@1kHz,-102dBc/Hz@1MHz。相关杂散优于-65dBc。