频率综合器是无线通信系统中的一个核心模块,它给收发机中的上变频以及下变频电路提供频率可编程的本振信号。因此,频率综合器的性能会直接影响到通信系统的通信质量。目前,锁相环型频率综合器是实现频率综合器最常用的架构之一。相对于传统的整数分频频率综合器,小数分频频率综合器打破了频率精度对环路带宽的限制,可以使用较高的输入参考频率,这使得频率综合器许多方面的性能都得到了明显的提高。因此,近年来,小数分频频率综合器得到了广泛的应用。本文从锁相环型频率综合器的基本工作原理出发,结合Σ-Δ调制器的工作原理,系统地分析和建立了Σ-Δ小数分频锁相环的线性模型和相位噪声模型,并讨论了其杂散产生机制及相关抑制技术。随后,本文针对Σ-Δ小数分频锁相环的相位噪声性能,将所建立的模型应用到锁相环的具体设计之中,并给出了在MathCAD软件中的仿真结果。本文的最后详细地阐述了锁相环中电荷泵以及压控振荡器这两个关键模块的设计原理以及电路实现。其中,电荷泵采用基于运算放大器的电路结构,压控振荡器采用基于交叉耦合负阻的电路结构。两个电路都是采用TSMC 0.18μm CMOS的工艺进行设计、实现以及仿真验证,达到了所预期的性能要求。