随着薄膜晶体管液晶显示器(TFT-LCD)的迅速发展,产品高分辨率、广视角、高响应速度、高开口率等需求对器件的显示质量提出了更高的要求。而伴随着像素尺寸变小,线间距越来越小,当信号线上有电流通过时,线间感应电场的干扰变得尤为突出,像素之间的耦合加剧,这些都会导致串扰现象的发生,大大影响了产品良率和效益。所以串扰对TFT-LCD来说,是一个亟待解决的重大问题。首先,文章从TFT-LCD的基本结构、工作原理及工艺制程出发,通过分析在不同极性反转情况下,TFT-LCD内共电极、像素电极和数据线上的波形,及它们之间的耦合影响,找到了水平串扰和垂直串扰产生的原因。其中水平串扰产生的原因主要是共电极延迟,垂直串扰产生的原因包括像素电极与数据线之间的耦合以及TFT漏电。其次,(1)针对水平串扰产生的原因,进行了不同厚度下的ITO电阻模拟,研究了ITO厚度对共电极延迟的影响；得出了减小共电极延迟的方法：设计上需增大Vcom ITO线宽、减小数据线线宽；工艺上需增加Vcom ITO电极和钝化层的厚度或采用方块电阻更小电极材料和介电常数更小的钝化层。(2)针对垂直串扰产生的原因,模拟了正对位和对位偏移时数据线和像素电极之间的耦合电容Cpd,研究了对位偏移对串扰值的影响；探索了最佳TFT关断电压VGL,进行了光照和温度对漏电流的影响的实验。通过这些研究得出：①减小耦合电容Cpd的方法：设计上要保证数据线与像素ITO之间的距离为6μm以上(其中包含了2.5μm的工艺波动),保证数据线与Vcom ITO之间距离为3.5μm以上(其中包含了2.5μm的工艺波动)；使用新的像素结构,即在数据线上方增加一体化的遮挡层(适用于TN型TFT-LCD)、或树脂层(适用于IPS型TFT-LCD),以及在像素扫描线另一端增加金属Vcom线。工艺上要严格管控像素ITO、数据线、Vcom线之间的对位精度。②减小漏电的方法：设计上,需减小有源层面积,使其被包裹在栅极基台内；将栅极关断电压设置为-10.5V左右；或采用双有源层结构、双栅结构来提高TFT的关态特性。工艺上,需严格管控有源层在工艺上的偏移。