集成电路工艺的不断发展使得器件的特征尺寸接近电子的德布罗意波长,量子效应变得十分明显。电子的直接隧穿效应将导致栅介质的泄漏电流急剧增大,栅氧化层的可靠性问题日益突出,栅介质层的厚度成为限制纳米器件特性的主要因素。为了提高栅的控制能力,必须减小栅介质层的等效厚度,研发新型的器件结构。　　 论文对高k介质材料与Si的热稳定性、带隙和与带边间的势垒高度、界面特性进行了论述,并以此确定高介电常数栅介质材料的选择。用原子层淀积(ALD)设备制备了高k介质材料Al2O3和HfO2薄膜。并对Al2O3和HfO2薄膜分别做了退火实验,研究表明由于氧化层中的电荷及界面态的存在会对材料的电学特性产生重要的影响,热退火可以有效地降低界面态和介质层电荷。　　 对MIS结构中的电容电压(C-V)特性及栅氧电荷与界面电荷对C-V特性的影响进行了探讨。用ISE-TCAD仿真工具对HfO2／SiO2叠栅MOS器件的电特性进行仿真分析,得出HfO2／SiO2叠栅结构特性优于HfO2作为栅介质材料的结论。研究了HfO2／SiO2叠栅结构中的栅漏电流机制,经实验证明HfO2／SiO2叠栅能够有效地抑制直接隧穿电流。在HfO2／SiO2叠栅MIS结构漏电流中,F-N隧穿和Schottky发射是主要的输运机制。　　 研究了新型器件结构SOI高k叠栅FinFET的电特性。对SOI高k叠栅FinFET转移特性曲线、输出特性曲线进行仿真分析,并完成高k栅介质氧化层中陷阱电荷对HfO2／SiO2叠栅FinFET阈值电压漂移影响的建模。研究表明SOIHfO2／SiO2叠栅FinFET结构既具有SOI器件纵向电场减小,迁移率高,寄生电容小,功耗低、集成度高的特点,又具有FinFET结构双栅控制的优势,可以有效抑制器件的短沟道效应。同时HfO2／SiO2叠栅的应用不仅增加了氧化层的物理厚度,更有效地降低了氧化层与硅膜之间的界面陷阱密度。由此证明SOI HfO2／SiO2叠栅FinFET结构是非常有发展潜力的一种新型器件结构。