WCDMA是第三代移动通信系统的主要标准之一,该系统支持最高达2Mbps速率的数据业务并且可以允许多种不同速率的业务复用,因此接收机的设计就显得尤为重要。本文的第一部分首先研究了chip均衡器的性能。常规的RAKE接收技术无法消除多址干扰和低扩频比下的路径间干扰,而chip均衡器通过消除多径干扰来恢复下行各信道之间的正交性,在很大程度上减小了用户间的多址干扰从而提高了接收机的性能,本文通过仿真比较了chip均衡器与常规RAKE接收机的性能。接着研究了干扰抵消技术在WCDMA系统中的应用,导频干扰抵消是利用导频信道的已知性重构出该信道从而去除该信道产生的干扰,迭代干扰抵消是利用译码的结果重构出专用信道上的干扰,去除该干扰从而提高接收机的性能,本文结合仿真结果讨论了这两种干扰抵消方法的效果。根据前两章对chip均衡器和干扰抵消技术的研究,在随后的一章里分析了使用这两种技术的接收机的硬件实现,讨论了一种减少运算量和存储量的方法,并给出硬件的模块划分,状态转移和时序设计。本文的第二部分介绍了WCDMA下行链路的物理层协议,复用处理流程以及基站发射模块的硬件设计。文中详细讨论了模块的划分,模块之间的时序关系,系统的定时以及硬件模块与CPU之间的接口等问题,给出了资源占用情况和测试结果,并在WCDMA系统测试平台上完成与移动台的联调。