论文部分内容阅读
随着信息技术的发展，为了满足高速信息处理和复杂智能控制的要求，以微处理器为控制核心的电路系统应用日益广泛。微处理器体系结构方面的研究和设计，可以推动我国集成电路的发展，满足信息产业发展的要求。 本论文的研究内容是国防“十·五”预研课题的一部分，目的是研究CISC微处理器的体系结构和设计方法，设计兼容于486指令集的嵌入式32位微处理器。 本课题设计的嵌入式32位微处理器AMEx86是集成定点、浮点处理单元和片内存储管理单元，支持段页式虚拟存储器和保护模式，支持指令流水执行的高性能处理器。本论文的主要研究工作如下： 1．分析了80386的总线时序和接口协议，设计兼容于80386时序的总线接口单元，在设计中强调了预取队列的设计和输出与双向信号的稳定性和驱动能力； 2．微程序控制器的设计实现，设计了微指令的格式和双时钟微程序控制器的结构，给出了微程序执行控制逻辑的详细设计方案； 3．设计了浮点接口FIU，实现浮点IP核FXU在AMEx86中集成，增加了FXU不提供的浮点异常检测和处理、BCD码和二进制码的转化逻辑和浮点微程序控制机制； 4．搭建模拟微处理器外围电路的仿真环境，实现微处理器全指令集的测试，并采用FPGA建模，在实际80386系统中验证和调试； 本论文的研究为设计具有自主知识产权的微处理器积累了经验，丰富了微处理器IP库，提供了军用SoC系统设计所需的微处理器IP核，为军用SoC系统的设计奠定了坚实的基础。