离散余弦变换(DCT)及其反变换(IDCT)在图像编解码方面应用十分广泛,至今己被JPEG,MPEG-1,MPEG-2,MPEG-4和H.26X等国际标准所采用。由于其计算量较大,在很多实际应用中需要采用硬件设计的DCT/IDCT处理电路来满足我们对处理速度的要求。本文所研究的内容就是针对图像处理应用的二维DCT处理核的硬件实现。本文首先介绍了DCT和IDCT在图像处理中的作用和原理,说明了DCT变换实现图像压缩的过程,并介绍了多种视频标准。接着,对多种一维DCT的快速算法和二维DCT的算法进行了讨论,并详细介绍了本设计所采用的Loeffler快速算法。在IP核总体结构上采用行列分解的方法,为提高一维DCT/IDCT的速度,在基于Loeffler快速算法的结构中插入了多级流水线,乘法运算通过多个定系数乘法器来完成。针对CCITT关于DCT有穷字长的精度标准对本设计进行了有限字长仿真。中间变换的变换值采用乒乓存储处理方式,完成对中间数据的转置操作。本文的离散余弦变换IP核的实现采用典型的自顶向下设计方法,首先确定系统级的设计方案,并以Verilog HDL语言给出了行为级描述。在Xilinx ISE平台上完成FPGA的设计,并下载到Xilinx VirtexⅡ型FPGA器件上,并通过FPGA原型验证。之后,进一步采用台积电的0.25um工艺库,完成ASIC设计。芯片总面积为1.2mm~2,功耗为73.64mW,最高工作频率可达到108.7MHz。