粗粒度可重构阵列架构(Coarse-Grained Reconfigurable Architecture,CGRA)是一种具有高计算性能、高能效和高灵活性的创新型可重构计算架构。各类计算机应用程序中的计算密集型循环部分通常被映射到CGRA以实现加速。CGRA可以充分利用指令级并行性和数据级并行性,随之而来的是片上数据存储器和计算阵列之间的大规模并行数据访问。因此,即使目标程序在CGRA上成功地构建了数据通路,内存访问的冲突仍然会造成流水线停顿,导致性能的严重下降。针对高并发数据访问,研究人员提出了一种新型的具有多内存块的CGRA架构。但是,在目前的多内存块CGRA架构下,仍然缺少一种有效的循环映射和内存划分方法。本文首先针对面向可重构计算的存储优化问题进行问题定义与建模,将循环映射定义为一个联合优化问题,其中包括用于消除内存访问冲突的内存划分算法和用于最小化循环迭代起始间隔(Initiation Interval,II)的模调度算法。其次,本文针对多个单一内存访问模式和多个目标数组,提出了一种高效内存划分算法。我们为每个目标数组找到一个对应的数组分割方案,并尝试将这些分割后的数组进行合并,从而能够在给定的有限个内存块中完整存储所有的目标数组。然后,本文提出了一种内存数据管理机制来隐藏数据重分配的时间开销。我们利用内存划分后数据的内存块分配的周期性特征,设计了一种固定步长的数据预取方法,在数据预取中嵌入数据重分配。这种机制保证了本文提出的无冲突循环映射过程中不会引入的数据重分配造成的时间开销。最后,为解决上述的联合优化问题,本文设计了一种双重力量引导调度算法。我们的方法通过迭代地调整内存块和PE阵列的双重力量,来实现内存访问模式和算子分配,直到可以找到面向多内存块CGRA的合法映射,即成功的内存划分方案和成功的布局路由方案。基于Livermore,Polybench和Mediabench三个基准测试集的实验结果表明,与最新的研究工作REGIMap,HTDM和REGIMap+MP相比,本文的方法可以将CGRA上的循环性能分别提高至1.89倍,1.49倍和1.37倍,可以将计算资源利用率分别提高至2.29倍,1.92倍和1.2倍。此外,本文的方法具有良好的可扩展性,可以在小型PE阵列上实现其他对比技术在较大的PE阵列上相等甚至更高的计算能力。本文提出的存储优化算法造成的编译时间代价,处于一个合理的可接受范围内。