集成电路的快速发展为人们带来便利的同时,其硬件安全问题逐渐成为社会关注的热点。借鉴于生物的唯一性特征识别,物理不可克隆函数(Physical Unclonable Function,PUF)以集成电路制造过程中的微观随机变量作为芯片的唯一性特征,成为新型硬件加密原语。不同于传统密钥的保存方式,PUF不需要预先存储密钥信息,具有防篡改、物理不可克隆等优点,在设备认证、密钥生成等信息安全领域有巨大的应用潜力。本文重点研究了毛刺型物理不可克隆函数(Glitch PUF),归纳总结Glitch PUF的相关概念和性质,从攻击技术、防护技术和实现技术等关键技术出发,深入研究Glitch PUF的模型和相应的电路结构。主要的研究成果如下:(1)在攻击技术方面,首先分析了基于FPGA的Glitch PUF的物理架构,针对其单元电路静态输出的问题,建立模型分析了其输入输出映射关系。其次,使用Python仿真Glitch PUF的激励响应行为,提出使用独热码预处理收集到的激励响应对(Challenge Response Pairs,CRPs)。最后,提出使用MLP算法对Glitch PUF进行机器学习攻击。实验结果显示,相比于逻辑回归算法和随机森林算法,本文所提的MLP算法具有较强的攻击能力。(2)关于安全防护技术,采用两类防护措施,一种是改进PUF的电路结构,增加电路的复杂性;另一种是使用投毒数据主动引导机器学习算法错误分类,使得机器学习不能正确建模,降低其预测正确率。在改进电路结构方面,通过建立Glitch PUF的延迟模型,对模型进行分析。研究发现,Glitch PUF电路的输出缺陷严重影响了PUF的安全。根据模型参数及分析对Glitch PUF电路结构进行改进,实验证明,改进后的Glitch PUF电路的可靠性、随机性和抗干扰能力增强。针对抗建模攻击方面,本文提出基于投毒算法的Glitch PUF电路架构。实验结果表明增加投毒数据的数量,预测正确率不断降低。单元电路数量越多,投毒效果越好,大幅提高了机器学习攻击的预测错误率,有效提高了Glitch PUF的抗建模攻击能力。(3)针对PUF基于FPGA实现存在偏差效应的问题,本文提出了延时控制型Glitch PUF电路架构。在65nm CMOS工艺下,设计了单比特和多比特毛刺产生模块、延时调节模块、T触发器采样电路等。通过延时调节模块控制电路路径延时,调节毛刺生成宽度,T触发器采样电路实现数据的比特输出。使用EDA软件验证设计的电路逻辑功能正确,Monte Carlo仿真结果显示设计的电路随机性和可靠性分别达到48.7%和96.3%。为验证电路的实际性能,本文在FPGA上实现所设计的电路,在不同温度采样点下,电路的可靠性为93.95%。电路消耗的硬件资源较少,具有较好的轻量级属性。对于电路的安全性,采用随机森林算法和MLP算法进行攻击,预测错误率高于30%。