随着硅基CMOS工艺技术的不断进步,器件的特征尺寸已缩减至纳米阶段,目的是提高芯片的集成度、性能和运算速度,并降低单位芯片的制造成本。但由于新工艺技术的应用及电路性能的提高,使静电放电(electrostatic discharge, ESD)防护设计的设计难度加大,使得近几年ESD防护技术的发展变缓。目前ESD相关方面的研究是以ESD防护的器件级建模为主,这种研究方法忽视了防护结构面积及寄生效应对实际生产的影响,使得理论成果对于芯片生产指导有限。因此国内主流代工厂生产出的芯片其ESD防护部分仍然以传统的二极管和MOS结构为主,而较小规模的芯片设计厂商不仅其产品的ESD防护设计水平更低,其自身制造水平也以次亚微米工艺为主本论文采用华润上华0.6μm CSMC6S06DPDM-CT02CMOS工艺与香港应用科学与技术研究院(ASTRI)的相关ESD测试设备作为研究平台,以工艺—器件—电路—版图—全芯片作为研究主线,对次亚微米CMOS工艺条件下防护器件的ESD可靠性问题进行了系统研究。文中对现有ESD防护技术进行了全面的对比归纳,提出了多种全新的电路结构与版图布局方案。本论文的研究成果为次亚微米CMOS工艺条件下ESD防护技术的研究提供了理论依据。本文的主要研究内容概括如下：1.工艺与器件级ESD防护技术研究：通过对防护器件在ESD大电流条件下电、热特性的分析,得到了可用于定义仿真边界条件的器件失效量化表征量；利用器件的热平衡机理建立了ESD防护器件的解析模型；通过对ISE-TCAD中物理模型的对比研究,获得了可用于0.6μm CSMC6S06DPDM-CT02CMOS工艺条件下的ESD事件仿真优化物理模型；最后利用仿真与流片测试相结合的方法,对次亚微米工艺条件下源漏注入工艺、阱工艺、外延层与衬底工艺、栅氧工艺、Silicide工艺引起的ESD防护器件失效机理进行系统研究,并根据研究结论提出了改善各工艺条件下ESD防护器件性能的方案。2.电路与版图级ESD防护技术研究：1)电阻部分：以扩散电阻作为研究对象,对其在ESD大电流条件下的电流饱和现象进行了深入研究,由于该现象限制了ESD电流的快速泄放,使得扩散电阻无法作为独立的ESD防护结构使用,流片测试得到的结果验证了研究理论的正确性；2)二极管部分：针对ESD大电流条件下的二极管正、反向特性进行了研究,获得了二极管阳极有效宽度与ESD防护性能之间的关系,并利用仿真与流片测试结果,设计出了一种能够最大化阳极宽度的环形叉指平行布线二极管防护结构；3)MOS部分：从ESD大电流条件下的栅极接地NMOS(gate grounded NMOS, ggNMOS) snapback特性入手,对ggNMOS结构重要的电学指标进行了研究,通过仿真与流片测试,获得了ggNMOS版图参数、结构参数与ESD鲁棒性之间的关系,并针对多指条结构的不均匀导通问题,利用MOS结构的寄生电容特性,设计出了一种能够抑制“触发死区”现象的改进型栅耦合栅接地NMOS(gate coupled gate grounded NMOS, gc-ggNMOS)防护结构；4)最后总结前述的研究结论,以多ESD泄放通路作为设计目标,创新性地设计出了一种单指双通路ESD防护结构,通过与传统ggNMOS结构的流片测试结果对比表明,该全新防护结构能够在全面提高ESD鲁棒性指标的同时,有效降低芯片面积,该防护结构最终通过了5000V的人体放电模式(human body model, HBM)(?)试。3.全芯片级ESD防护技术研究：在系统分析了各种测试条件下ESD电流径对全芯片防护性能影响的基础上,通过传输线脉冲测试与失效分(transmission line pulsing, TLP)析研究,得到了总线杂散电容、电阻对全芯片防护设计影响的规律,并利用研究结果提出了可以提升芯片ESD耐压等级的版图布局方案；通过闩锁测试,分析了芯片端口处ESD防护结构形成闩锁的原因,并设计出了一种全新的抑制闩锁形成的版图布局方案。最终的研究结果显示,在不增加芯片面积、工艺步骤,且不影响核心电路正常工作的情况下,基于本文全芯片ESD防护设计理论制造出的HC132芯片最终通过了HBM条件下5000V的ESD耐压等级测试。全文最后根据总线串扰理论,提出了一种新的可以抑制ESD总线串扰的封装方案,将ESD防护设计方法从传统的片内设计扩展到了片外设计领域。