集成电路制造工艺进入45nm阶段之后，基于数据流算法(例如数字媒体和通信基带，等等)的ASIC(Application Specific Integrated Circuit，专用集成电路)设计，面临着诸如设计周期长，设计成本高，灵活性差，扩展性差等一系列问题，难以满足产品快速上市，功能不断提高，需求快速变化的市场要求。可见，随着系统功能的不断提高，芯片设计速度逐渐成为了集成电路设计发展的瓶颈。　　 北京大学集成微系统科学工程与应用重点实验室提出了一种基于算子(Operator Unit)实现的设计方法学，来提高ASIC的设计速度。一方面，通过全定制设计出一系列粒度单元较大，针对不同应用场合的算子单元库，取代传统的标准单元和标准门电路，实现版图级电路的快速搭建和模板化设计；另一方面，通过对HLS(High Level Synthesis，高层次综合)的研究，定义出一套和算子功能对应的中间语言，完成从C代码到算子语言的自动影射，可以极大地缩减了设计周期和设计复杂度。　　 本文将通过H.264视频编码算法(应用在支持720P@60pfs的视频监控编码器上)帧内预测部分的ASIC设计，对算子设计方法学设计理论，设计方法和设计流程进行详细的阐述，并对映射出来的硬件仿真结果进行了分析和对比。本文的创新点包括：　　 1、通过对H.264等一系列算法的分析和提炼，并结合算子设计方法学的设计思路，对算子进行分类设计，在此基础上提出并完善HPVOL(High PerformanceVideo Operator Library，高性能视频算子库)中帧内预测及其相关部分的算子架构。　　 2、研读H.264算法和x264帧内预测部分代码，经过算法分析，时空图展开，时序标注，聚类压缩优化等步骤，实现帧内预测模块的快速ASIC设计。　　 3、对帧内亮度4×4预测，帧内亮度16×16预测，DCT变换环路，帧内色度8×8预测，以及色度帧间预测进行统一规划，制定出第三级流水线的一种较为合理时间安排，并在此基础上进行统一流水线控制和优化。　　 4、在帧内16×16预测映射过程中，提出平面预测预测算子，并在此基础上搭建平面预测算子功能块，极大的减少了帧内16×16预测的时间开销。　　 5、对帧内4×4的预测模式进行了统一化处理，提出14预测算子，极大压缩了预测时间；并通过改变4×4子块处理顺序，实现了帧内预测和DCT部分流水线，减少大约1/3的时间开销，解决了14预测的时序瓶颈问题，为实现全模式预测创造了条件。