本文介绍了数字信号处理和FPGA的基本概况,以及FPGA设计流程、设计指导原则和常用的设计指导思想与技巧,讨论了FIR数字滤波器的基本理论以及几种常用的窗函数。 针对以分布式算法实现FIR滤波器的设计过程,研究了FIR滤波器的系数的获取方法和处理过程。基于FPGA本身具有查找表的结构,非常适合使用分布式算法,在FIR滤波器的结构设计上,将FIR滤波器中关键的乘法运算转化为查找表的过程和加法运算的过程。在设计过程中,充分考虑了资源和频率这两个矛盾体的折中,在四个时钟周期里以查找表、移位和加法运算方式得到17位与14位的乘法运算的结果。文中还设计了一种加法树,将正负数分开处理,同时大小相近的数尽量放在同一个加法器中,最大限度地节省了硬件资源。在程序的设计过程中进行了程序优化,在ISE和ModelSim上进行了综合和仿真。 设计结果表明,采用这种方式实现的FIR滤波器具有高速、高效的特点,满足设计的要求。选用Xilinx公司的Virtex2P xc2vp20器件实现,在最高频率下,该滤波器相对于DSP器件的运算方式在1秒钟内能够做1.1G次乘法运算和2.2G次加法运算,远远高于DSP器件的运算速度。