模数转换器是现在电子系统中连接模拟世界和数字世界的核心电路模块。随着无线通信技术的发展,高速高精度的数据转换器在信号处理模块中发挥着越来越重要的作用。相比于逐次积分型、快闪以及过采样等结构的模数转换器,流水线型模数转换器由于兼顾精度和速度,是目前通信系统中首选的模数转换器结构。增益数模单元电路作为流水线模数转换器的重要组成电路,其性能对整个系统的速度和精度有着直接性的影响,并且功耗占了整个系统的绝大部分。如何分配每级增益数模单元电路的转换精度以及增益数模单元电路的实现也成为设计高速高精度流水线模数转换器的一个热点问题。论文首先阐述了增益数模单元电路基本理论。通过对建立精度,建立速度以及噪声的分析,确定了六级的模数转换器结构：然后对每级的采样电容进行优化,使功耗达到最优；接着对两种常见的采样电路结构进行比较,确定第一级电路的采样电路结构；最后依据上述分析,确定增益数模单元电路核心模块运放的设计指标,开展包括运放、共模反馈电路等电路的设计。论文的主要工作一和创新点在于：1)对MDAC的噪声模型进行了推导,得出了一个定量的结果。2)对每级多位MDAC的SFDR进行了理论推导3)对增益自举运放中的辅助运放做了改进,使其满足高精度的要求。该流水线模数转换器采用中芯国际0.13um一层多晶八层金属的CMOS工艺实现。利用Cadence Spectre软件对所设计的电路进行仿真验证。仿真结果表明,当输入信号为99.21875MHz、摆幅为600mV的正弦波信号,采样频率200MHz时,得到第一级的输出SFDR为92.4567dB,满足了14-b线性度的设计指标；第二级和第三极的SFDR分别为78.7dB和70.24dB,满足了11-b和9-b的线性度,验证了推导的结果。