论文部分内容阅读
随着通信技术的飞速发展,模数转换芯片(ADC)和数模转换芯片(DAC)作为数字世界和模拟世界的桥梁,需求日益提高,芯片采样速率已经从过去的MS/s发展至GS/s,同时采样精度也从原来的6bits、8bits提升到了 10bits以上。更高的采样频率和更高精度的分辨率对芯片的传输速度要求更高,以往常用的LVDS(Low-Voltage Differential Signaling,低压差分信号)并行传输接口已经无法满足需求。原因在于LVDS接口最高传输速率为1.25Gbps,不能满足高速数据传输的要求;而且采用LVDS接口需要占用大量的芯片管脚和布线资源,容易产生串扰导致误码,同时也不利于芯片小型化的实现。为了满足高速数据传输的需求,JEDEC组织推出了专用于高速串行数据传输的JESD204B接口技术,JESD204B高速串行输出接口技术可以支持每个链路通道最高以12.5Gbps的速率进行数据传输,且支持确定性延迟功能,在国外受到了广泛关注。目前,国内对于JESD204B接口技术的研究仍处于起步阶段,且大多数处于基于FPGA(Field Programmable Gate Array,可编程门阵列)进行研究的阶段,很少有通过ASIC(Application Specific Integrated Circuit,专用集成电路)即芯片设计进行实现。为了满足高速高精度ADC芯片的传输需求,本文基于对JESD204B发送端接口技术的分析,通过Verilog语言进行行为级电路设计,设计了符合JESD204B要求的传输层及链路层相关电路,包括数据传输电路、同步对齐电路、编码电路以及相关控制电路等,将其应用于自主研发的3GS/s-12bit ADC芯片中,完成了相应的数字后端版图设计。ADC芯片共采用8个链路通道的方式,实现了每个链路通道以7.5Gbps的速率进行传输的设计要求,并基于40nm CMOS工艺完成流片。在完成流片后,本论文基于FPGA7K325T平台设计了相应的ADC的测试电路,对ADC的功能及性能展开了测试,从而验证了本论文提出的JESD204B电路的稳定性和可靠性,并设计了确定性延迟验证电路,成功对该功能进行了验证。本论文提出的JESD204B输出端接口电路的设计对于促进高速高精度数模转换芯片的研发有着十分重要的意义,可以有效提高传输速率,降低芯片功耗,同时,对后续JESD204C接口技术的研发也起到了一定的促进作用。