随着集成电路产业进入深亚微米阶段，晶体管特征尺寸不断缩小，片内偏差(On-Chip Variation，OCV)现象变的越发明显，已经严重影响芯片的性能、良率乃至功能的正确性。目前，静态时序分析(Static timing analysis，STA)过程中采用适当的OCV模型覆盖设计中片内偏差的影响。随着工艺尺寸的不断减小，130nm工艺节点下，为了考虑各种偏差引起的影响，在时序路径中使用OCV分析模型增加一定的时序余量。　　然而，全局的OCV因子应用在整条数据路径或者时钟路径中没有考虑单元偏差抵消，增加时序的悲观性。另一方面，工艺尺寸由65nm缩小到28nm、16/14nm，甚至到7nm，OCV分析模型中引入的悲观性越来越大，采用当前传统的OCV时序分析方法不能满足正确的时序要求，不仅大大的增加了时序收敛难度，并且增加时间和成本的设计开销。　　针对当前工程设计中OCV模型引起的时序悲观问题，本论文做了如下几方面工作:　　1)本文对OCV的分析机理及产生原因和影响进行了讨论。针对目前存在的OCV分析方法进行了系统的整理与总结，重点强调各种OCV分析方法如何在建模中引入过度悲观。　　2)对14nm工艺中采用的参数片内偏差（Parameter On-Chip Variation，POCV）分析方法进行阐述，并与使用先进片内偏差(Advanced On-Chip Variation，AOCV)分析方法和传统OCV分析方法的时序分析数据进行比较，进一步分析实验数据结果。　　3)完成了GPU通用视频解码模块的物理设计，包含布局规划、标准单元布局、时钟树综合、布线、物理验证、时序收敛及时序ECO等相关工作。并在课题中详细的介绍了14nm工艺下物理设计需要特殊考虑的方面。　　本文数据依托于超威半导体(AMD)公司一款GPU测试芯片中的一个视频通用解码器模块。该模块工作频率很高，且规模巨大，目前已完成测。实验证明采用POCV分析方法可以减少传统OCV和AOCV2％-10％的悲观时序，并且更接近实际情况，使得时序分析更安全。