作为最新的国际静态图像编码标准,JPEG2000具有优异的低码率编码性能,支持感兴趣区域编码、渐进传输等特性,极适用于图像的无线传输。然而,JPEG2000极高的系统复杂度亦限制了其优异性能的发挥和广泛应用。无线图像传输具有图像尺寸大和编码码率低的特点,本课题以此为切入点,研究了面向无线应用的JPEG2000芯片关键技术,通过相关算法的提出和高速电路的设计,显著提升了JPEG2000在低码率编码大尺寸图像时的性能。首先,提出了基于数据重排的多输入多输出5/3和9/7离散小波变换(DWT)电路设计。二维9/7 DWT电路以行方式四路并行地读入图像数据,并基于数据重排思想高效实现了多个行、列变换核的数据匹配和并行运算,使得电路运算时间仅略大于数据读入时间。数据重排模块逻辑简明,使得此电路极易扩展,而基于翻转结构设计的行、列变换核,使得电路具有比提升结构更短的关键路径和更低的失真。与已有优秀结构在工作频率、计算周期数和资源消耗等方面的比较,证明了此电路的优越性能。基于9/7 DWT架构,设计了基于数据重排的二维5/3 DWT电路,亦获得极高的工作频率和较少的资源消耗。其次,针对JPEG2000感兴趣区域(ROI)编码,提出了优化背景预截断算法(OBPTM)及其电路设计。OBPTM引入基准参数和子带修正参数来精确控制背景小波系数的精度,保证了ROI的高编码质量。给出了两个参数的计算方法,其中子带修正参数从人眼视觉特性的角度确定,提升了重建图像的整体视觉效果。OBPTM在系统计算量、协议兼容性、应用便捷性等方面亦表现优异；为填补ROI编码硬件实现的空白,提出了针对矩形ROI编码的OBPTM电路结构,可根据应用环境、码率和ROI面积自适应调整基准参数的值。电路具有极高的工作频率,且可无缝嵌入已有JPEG2000硬件系统。再次,提出了基于OBPTM的优化截断嵌入式块编码(EBCOT)算法并设计了其并行编码架构。分析了OBPTM处理后各子带系数的分布特点,指出背景码块的零区位平面仅包含确定性信息,并从背景系数失真角度确定了需编码的零区位平面个数。进而,EBCOT Tier-1电路通过跳过剩余零区位平面的编码而显著减少了背景码块的编码时间；基于OBPTM优化的压缩后率失真优化截断(PCRD)电路,一方面通过跳过背景码块部分截断点的率失真斜率计算过程,缩短了可行截断点的寻找时间,另一方面通过二级搜索方法缩短了率失真斜率阈值的搜索时间。最后,基于流水线设计了EBCOT电路架构,实现PCRD和多个EBCOT Tier-1模块的并行计算,使得PCRD电路中计算量最大的率失真斜率计算模块不再占用JPEG2000电路编码时间。从次,采用空域滤波方法来抑制JPEG2000多瓦片编码引发的边块效应。编码端引入了前置滤波器来保留瓦片边界的原有细节信息,解码端则采用后置滤波器来减弱小波变换边界延拓引入的高频成分。摒弃了以一维序列作为分析对象的传统做法,建立了更接近实际的二维矩阵输入模型。之后,通过以矩阵方式表示前置滤波、小波变换、量化和后置滤波等算法,以及建立精确的量化失真模型,推导出了输入图像和重建图像均方误差的统计关系。基于此得到了边界和非边界系数失真随前置滤波器参数值的变化曲线,通过提出新的算法性能衡量标准,最终确定了前置和后置滤波器的最佳参数值。最后,设计了高性能的JPEG2000电路架构,引入子带系数缓存模块实现DWT、OBPTM和EBCOT的高效灵活连接。FPGA测试结果表明,JPEG2000硬件电路可稳定运行于150MHz,编码大小为256×256的瓦片仅约1.37ms。基于此电路设计了图像编码传输片上系统,进一步验证了编码电路和空域滤波方法的性能。OBPTM和空域滤波方法的应用,显著提高了图像的低码率编码质量,而DWT、OBPTM、基于OBPTM优化的EBCOT硬件设计以及高性能的系统架构设计,保证了JPEG2000电路的高编码速度。本课题所设计的JPEG2000电路可较好地满足当前无线图像传输的要求。