脉冲码型发生器作为测试领域内一种重要的测试工具,能够为被测系统提供具有不同频率、脉宽、幅度、工作模式、触发方式等特性的脉冲信号,输出用户可以任意编辑的脉冲序列。本文以高速脉冲码型产生与极窄脉冲合成技术为目标展开相关研究,完成了在多种工作模式下、多种猝发方式下,频率范围为15MHz~1.5GHz的脉冲码型发生器时序模块的设计,实现了最小脉宽200ps,最大脉宽(周期-200ps),通道延时±2ns,脉宽及延迟步进2ps等功能指标要求。时序模块的主要功能是在保证脉冲码型发生器功能指标的前提下,设计完成整个时序系统,实现脉冲码型合成部分的指标和性能,全面综合与改善模块设计。具体的工作内容包括:1)分析系统设计难点,确定高速码型与极窄脉冲产生总体设计方案。2)时序模块关键性技术分析。对时序模块功能实现过程中的关键性技术进行分析,主要有异步时钟域的同步设计分析,并串转换数据锁存时序分析,关键路径的时序约束,FPGA内部时序优化,收发器控制时序,收发器传输带宽分析等,进一步完善时序模块设计。3)时序模块时序逻辑设计与硬件电路设计。研究高速码型与极窄脉冲数据存储技术,脉冲工作模式与猝发方式的归一化处理技术;采取FPGA内部高速串行收发器与外部并串转换电路相结合的串行数据流产生技术完成高速码型的产生;采取高速计数器大范围延迟与延迟线精密延迟相结合的定时技术、皮秒级延迟步进实现技术完成脉冲合成。4)时序模块调试、测试、结果分析。对时序逻辑和硬件电路设计进行联调、改进,对时序模块进行测试,实现项目功能指标要求。本文顺利完成上述工作内容,经过设计和调试,最终时序主板实现了各种功能模式下1.5GHz脉冲信号的产生,完成了200ps的最小脉宽要求,完成了脉冲发生器时序模块相关的功能指标要求。