近年来，随着数字媒体和互联网的高速发展，高清视频、手机视频、网络视频、视频监控等新应用不断出现，使得视频数据呈爆炸式增长。我国目前产品主要是采用的H.264的国际标准，需要花费昂贵的专利费用。在这样的背景下，AVS视频标准应运而生。本文主要对整像素运动估计模块和分像素运动估计模块作了深入的研究和探讨。　　本文针对高清视频编码设计需求，综合考虑芯片面积、编码速度以及复杂度等原则，对AVS编码标准中的整像素运动估计模块和分像素运动估计模块的算法进行了深入的分析，并对硬件结构进行了优化，然后对优化了的各个模块编写RTL代码。在整像素运动估计模块的设计中，采用分层的二维阵列全搜索运动估计硬件结构，该结构以8×8子块为最小处理单元，主要在处理单元的并行结构设计以及存储器设计方面作出了改进，实现了一列像素并行处理，节约了硬件资源和编码时间。在分像素运动估计模块的设计中，采用1/2像素运动估计和1/4像素运动估计并行处理的硬件结构，该结构数据流规则，控制简单，同样也实现了一列/行像素并行处理，提高了分像素运动估计速度。　　本设计采用的是Atera公司CycloneⅡ EP2C35F672C6芯片，使用QuartusⅡ进行编译综合。在完成各个模块的RTL设计后，编写testbench仿真文件，使用ModelSim仿真工具进行功能仿真。验证和综合的结果表明，本设计模块达到了预期的目标，完全能满足1080P@30fps高清视频编码的要求。