论文部分内容阅读
近年来,信息泄漏事件频发,信息安全已成为国内外广泛关注的焦点。存储器作为各类信息的载体,保障其安全的重要性不言而喻。然而,以Flash存储器为代表的固态存储介质,不仅面临来自外部的各类物理攻击威胁,自身还存在数据残留安全隐患。为保障固态存储器存储信息安全,本论文针对其面临的两类安全问题,开展抗物理攻击安全存储关键技术研究。在物理攻击防护技术研究方面,提出了两种有源屏蔽防护层生成算法,并设计了不同结构的防护层完整性检测电路,提升了存储器抵抗多种侵入式和半侵入式攻击的能力。为减弱Flash存储器数据残留影响,分别研究了基于随机时间和基于覆写序列的两种销毁策略,并设计了关键电路,实现对存储数据的安全高效销毁。论文最后基于相关研究设计了一款安全存储芯片。主要工作如下:
针对随机哈密顿路径防护层经典生成算法效率低下的问题,开展了高效生成算法研究。首先结合动态规划算法及分治算法,提出了混合优化生成算法,效率得到明显提升。为进一步提升效率,论文又提出了基于人工鱼群智能算法的高效生成算法,效率相比经典循环合并算法提升了17倍以上,且生成面积越大,效率提升越高。防护层同时具有良好的随机性,复杂度高达0.99bit。为使防护层生成过程嵌入标准设计流程,开发了随机哈密顿路径防护层生成软件,可支持并行多通道随机防护层等多种复杂布线结构的防护层生成。
为配合不同布线结构的有源屏蔽防护层实现完整性检测,本论文分别设计了随机码流型和电阻型检测电路。随机码流检测电路通过随机数一致性比对实现攻击感知,支持多达20个通道以上的防护层完整性检测。电阻型检测电路基于Σ??模数转换器结构实现,通过测量防护层金属线寄生电阻,实现了重布线攻击的高灵敏感知。在0.18μmCMOS工艺下,剥离窗口的最小识别区域可达40×40μm2,约为防护区域总面积的0.025%。论文也研究了电阻型检测电路的温度及工艺偏差补偿方法,并设计了补偿电路。
针对Flash存储器数据残留现象,首先提出了基于随机时间的销毁策略,通过在擦除操作执行时间中引入随机时间,破坏了擦除数据与浮栅残留电子数的相关性,减弱了数据残留影响。其次,研究了基于覆写序列的销毁策略,通过器件模型仿真分析提出了深度覆写序列,能够将浮栅单元阈值电压差异降至1个浮栅电子的影响水平,以现有技术无法通过该差异恢复擦除数据。基于深度覆写序列,提出了面向Flash存储器的快速深度擦除算法,通过破坏文件完整性实现快速销毁。搭建了快速深度擦除算法验证平台,验证结果表明,对于EPCS4存储器,采用快速深度擦除相比普通擦除所需时间缩减了90%。
基于上述主要关键技术研究,论文设计了一款安全存储芯片,并完成了测试验证。首先提出了安全存储芯片基本架构,其次设计了有源屏蔽防护层模块、微功耗RC振荡器等关键模块。最终基于0.18μmCMOS工艺实现安全存储芯片流片,并通过上位机验证软件完成了芯片的测试验证。该芯片能够检测小至0.8mm的封装钻孔攻击、高于1Lux的光故障注入攻击等多种攻击行为,识别攻击后短时间内即可销毁全部数据,确保了存储数据安全。
针对随机哈密顿路径防护层经典生成算法效率低下的问题,开展了高效生成算法研究。首先结合动态规划算法及分治算法,提出了混合优化生成算法,效率得到明显提升。为进一步提升效率,论文又提出了基于人工鱼群智能算法的高效生成算法,效率相比经典循环合并算法提升了17倍以上,且生成面积越大,效率提升越高。防护层同时具有良好的随机性,复杂度高达0.99bit。为使防护层生成过程嵌入标准设计流程,开发了随机哈密顿路径防护层生成软件,可支持并行多通道随机防护层等多种复杂布线结构的防护层生成。
为配合不同布线结构的有源屏蔽防护层实现完整性检测,本论文分别设计了随机码流型和电阻型检测电路。随机码流检测电路通过随机数一致性比对实现攻击感知,支持多达20个通道以上的防护层完整性检测。电阻型检测电路基于Σ??模数转换器结构实现,通过测量防护层金属线寄生电阻,实现了重布线攻击的高灵敏感知。在0.18μmCMOS工艺下,剥离窗口的最小识别区域可达40×40μm2,约为防护区域总面积的0.025%。论文也研究了电阻型检测电路的温度及工艺偏差补偿方法,并设计了补偿电路。
针对Flash存储器数据残留现象,首先提出了基于随机时间的销毁策略,通过在擦除操作执行时间中引入随机时间,破坏了擦除数据与浮栅残留电子数的相关性,减弱了数据残留影响。其次,研究了基于覆写序列的销毁策略,通过器件模型仿真分析提出了深度覆写序列,能够将浮栅单元阈值电压差异降至1个浮栅电子的影响水平,以现有技术无法通过该差异恢复擦除数据。基于深度覆写序列,提出了面向Flash存储器的快速深度擦除算法,通过破坏文件完整性实现快速销毁。搭建了快速深度擦除算法验证平台,验证结果表明,对于EPCS4存储器,采用快速深度擦除相比普通擦除所需时间缩减了90%。
基于上述主要关键技术研究,论文设计了一款安全存储芯片,并完成了测试验证。首先提出了安全存储芯片基本架构,其次设计了有源屏蔽防护层模块、微功耗RC振荡器等关键模块。最终基于0.18μmCMOS工艺实现安全存储芯片流片,并通过上位机验证软件完成了芯片的测试验证。该芯片能够检测小至0.8mm的封装钻孔攻击、高于1Lux的光故障注入攻击等多种攻击行为,识别攻击后短时间内即可销毁全部数据,确保了存储数据安全。